特許
J-GLOBAL ID：200903077881154976
同期保持装置
発明者：
出願人/特許権者：
代理人 (1件)：
森本 義弘
公報種別：公開公報
出願番号（国際出願番号）：特願平4-188510
公開番号（公開出願番号）：特開平6-037736
出願日： 1992年07月16日
公開日（公表日）： 1994年02月10日
要約：
【要約】【目的】スペクトル拡散(SS)方式を用いた通信の受信部に用いられる同期保持装置のDLL(遅延ロックループ)を簡単な方式で実現することにより、小型化、ローコスト化を可能にする。【構成】ベースバンド信号とEarly 擬似雑音系列とを乗算器2で乗算して進相データaiを出力し、ベースバンド信号とLate擬似雑音系列とを乗算器3で乗算して遅相データbiを出力し、進相データと遅相データを加算器5で加算し、加算器5出力と遅相データをアップ/ダウンカウンタ6に入力し、加算出力をクロックとし遅相データをアップ/ダウン制御信号としてアップ/ダウンカウントする。これによりaiとbiを逆相加算したai-biを積分する従来と同じ動作をai≠biの場合でのみ行うことができる。
請求項（抜粋）：
スペクトル拡散(SS)方式の同期保持装置であって、スライディング相関部に、ベースバンド信号とPunctual擬似雑音系列とを乗算する第1の乗算器と、この第1の乗算器で乗算された信号を積分し、かつ同期保持状態で出力としてベースバンド信号を逆拡散した情報信号をもつスライディング相関部積分器とを設け、DLL(遅延ロックループ)部に、ベースバンド信号とPunctual擬似雑音系列より1/2チップだけ進んでいる位相のEarly 擬似雑音系列とを乗算し進相データを出力する第2の乗算器と、ベースバンド信号と擬似雑音系列より1/2チップだけ遅れている位相のLate擬似雑音系列とを乗算し遅相データを出力する第3の乗算器と、進相データと遅相データを加算しその加算された値を出力する加算器と、加算器出力を進相データまたは遅相データをアップ/ダウン制御信号としてアップ/ダウンカウントしそのカウント値を出力するアップ/ダウンカウンタと、アップダウンカウンタ出力のカウント値と逆拡散された情報信号を乗算し位相差信号を出力する第4の乗算器と、位相差信号を入力し位相制御信号を出力する位相制御器と、位相制御信号により位相制御が可能でEarlyおよびLate擬似雑音系列を発生する擬似雑音系列発生器と、擬似雑音系列発生器出力からFunctual擬似雑音系列を作成するTC /2遅延器とを設けた同期保持装置。
IPC (2件)：
前のページに戻る
