特許

J-GLOBAL ID：200903077900898965

メモリ制御装置およびメモリ制御方法

発明者： 井手 宏泰
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 小林 将高
公報種別：公開公報
出願番号（国際出願番号）：特願平11-071671
公開番号（公開出願番号）：特開2000-267986
出願日： 1999年03月17日
公開日（公表日）： 2000年09月29日
要約：

【要約】【課題】 ROMコントローラ、RAMコントローラを含むメモリコントローラを専用集積回路で組む際のASICのピン数を大幅削減することである。【解決手段】 ROMコントローラ116がインターリーブするROM114のバス出力をRAM用のデータバス106を共有して読み出してMPU110のデータバス100へ出力させる構成を特徴とする。

請求項（抜粋）：

MPUからのアドレス要求を解析してRAM,非インターリーブROMおよびインターリーブROMを含む複数のメモリへのアクセスを制御するメモリ制御装置であって、第1のデータバスを介して前記非インターリーブROMからのデータ読み出しを制御する第1のアクセス制御手段と、前記第1のデータバスとは独立した第2のデータバスを介して前記RAMへのアクセスを制御する第2のアクセス制御手段とを有し、前記第1のアクセス制御手段は、読み出し要求アドレスが前記インターリーブROMであると解読された場合に、前記第1のデータバス及び前記第2のROMのデータバス出力と前記RAMのデータバス出力に共有接続される前記第2のデータバスを介してインターリーブROMデータの読み出しを制御することを特徴とするメモリ制御装置。

IPC (2件)：

G06F 13/16 510 ,  G06F 12/06 540

FI (2件)：

G06F 13/16 510 Z ,  G06F 12/06 540 D

Fターム (4件)：

5B060HA03 ,  5B060MB00 ,  5B060MB09 ,  5B060MM02