特許
J-GLOBAL ID:200903077904976200

集積回路装置

発明者:
出願人/特許権者:
代理人 (1件): 京本 直樹 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平4-194431
公開番号(公開出願番号):特開平6-045565
出願日: 1992年07月22日
公開日(公表日): 1994年02月18日
要約:
【要約】 (修正有)【目的】配線工程の追加による論理回路形成のための基本セル間の配線の自由度を高め、さらに、セル使用効率を向上させる。【構成】横長矩形のN型拡散層を2箇所の垂直なゲート領域により横に並ぶ三つの拡散層領域1a,1b,1cからなる拡散層列1と、拡散層列1の下側で平行する同じような拡散層列2とが形成され、さらに拡散層列1と2の縦に並ぶゲート領域の上に共通なゲート電極3と4が設けられてN型の基本素子1Pが形成される。また、P型の拡散層領域により同様なP型基本素子1Pが形成される。しかして、P型基本素子1Pの2個とN型基本素子1Nの2個とを四角の対角に配置したゲートアレイ構成要素の基本セル10が形成される。
請求項(抜粋):
半導体チップ上に多数の基本セルが格子状に整列されてゲイトアレイを構成する集積回路装置において、前記基本セルは、矩形のP型またはN型の拡散層が垂直な2箇所のゲート領域により分割されて三つの拡散層領域が並んだ拡散層列が形成され、この拡散層列の二つが上下で平行に配置され、この上下の拡散層列の左右それぞれのゲート領域上に共通なゲート電極が設けられ、このゲート電極の両側の拡散層がそれぞれMOSトランジスタのドレインまたはソースとなって全体で4個のN型チャネルまたはP型チャネルのMOSトランジスタを形成する基本素子のP型の素子およびN型の素子を構成要素として含むことを特徴とする集積回路装置。
引用特許:
審査官引用 (4件)
  • 特開昭61-268040
  • 特開平1-270329
  • 特開昭63-306639
全件表示

前のページに戻る