特許
J-GLOBAL ID：200903077912226504
スーパースカラマイクロプロセッサ内で可変バイト長命令をプリデコードするための方法および装置
発明者：
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公表公報
出願番号（国際出願番号）：特願平10-505951
公開番号（公開出願番号）：特表2000-515274
出願日： 1996年07月16日
公開日（公表日）： 2000年11月14日
要約：
【要約】可変バイト長命令が命令キャッシュにストアされる前にそれらをプリデコードするように構成されたプリデコードユニットを含むスーパースカラマイクロプロセッサが提供される。プリデコードユニットは各命令バイトについて複数個のプリデコードビットを発生するように構成される。各命令バイトに関連する複数個のプリデコードビットは集合的にプリデコードタグと称される。命令整列ユニットがプリデコードタグを用いて可変バイト長命令を、スーパースカラマイクロプロセッサ内で固定された発行位置を形成する複数個のデコードユニットに同時にディスパッチする。機能ビットによって情報が運ばれるので、デコードユニットはopcode、変位、即値、レジスタおよびスケールインデックスバイトの正確なロケーションを検出することができる。したがってデコードユニットが命令バイトを順次に走査する必要はない。加えて、機能ビットがデコードユニットに、線形アドレスを(加算回路を介して)計算しスーパースカラマイクロプロセッサ内の他のサブユニットに迅速に使用させることを可能にする。したがって比較的速いデコードが達成され、高い性能に対応することができる。
請求項（抜粋）：
命令のバイトが開始バイトであるか否かを示す開始ビットを発生するステップと; 前記命令の前記バイトが終了バイトであるか否かを示す終了ビットを発生するステップと; 前記開始ビットの値に依存する意味を持つ機能ビットを発生するステップとを含む、スーパースカラマイクロプロセッサ内の可変バイト長命令をプリデコードする方法。
IPC (2件)：
G06F 9/38 310
, G06F 9/32 350
G06F 9/38 310 H
, G06F 9/32 350 A
