特許

J-GLOBAL ID：200903077929216626

半導体装置

発明者： 内田 敏也
出願人/特許権者： 富士通株式会社
代理人 (1件)： 平戸 哲夫
公報種別：公開公報
出願番号（国際出願番号）：特願平7-150045
公開番号（公開出願番号）：特開平9-008231
出願日： 1995年06月16日
公開日（公表日）： 1997年01月10日
要約：

【要約】【目的】昇圧電圧発生回路を備えてなる半導体装置、たとえば、DRAMに関し、昇圧電圧用安定化容量の電極間のゲート絶縁層に欠陥が存在する場合においても、昇圧電圧用安定化容量が破壊されてしまうことがないようにする。【構成】昇圧電圧用安定化容量40〜43は、一端をSVCC電圧線39に接続し、他端をVCC電源線35に接続し、昇圧電圧用安定化容量40〜43の電極間に印加される電圧を低減化する。

請求項（抜粋）：

外部から供給される外部高電位側電源電圧よりも高電圧の昇圧電圧を発生する昇圧電圧発生回路と、前記昇圧電圧の安定化のための昇圧電圧用安定化容量とを有してなる半導体装置において、前記昇圧電圧用安定化容量は、一端に昇圧電圧が印加され、他端に外部高電位側電源電圧が印加されるように接続されていることを特徴とする半導体装置。

IPC (7件)：

H01L 27/04 ,  H01L 21/822 ,  G06F 1/26 ,  G11C 11/407 ,  H01L 27/108 ,  H01L 21/8242 ,  H02M 3/07

FI (5件)：

H01L 27/04 G ,  H02M 3/07 ,  G06F 1/00 330 D ,  G11C 11/34 354 F ,  H01L 27/10 681 C

引用特許：

審査官引用 (3件)

• 特開平4-273160
  
• 特開平4-072753
  
• 特開平2-198165