特許

J-GLOBAL ID：200903077942708694

リードソロモン誤り訂正回路

発明者： 太田 和廣 ,  福本 富彦 ,  福岡 俊彦
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 滝本 智之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-167009
公開番号（公開出願番号）：特開平10-013250
出願日： 1996年06月27日
公開日（公表日）： 1998年01月16日
要約：

【要約】【課題】 誤り訂正方式として用いられるリードソロモン誤り訂正回路に関して、小さなハードウェア規模で高速処理に対応することを目的とする。【解決手段】 メモリ101は、受信パケット1を入力し、2パケット分遅延させて遅延パケット3として出力する。シンドローム生成回路102は、受信パケット1を入力し、シンドローム2を出力する。誤り訂正回路103は、シンドローム2と遅延パケット3とを入力し、内部の誤り位置多項式・誤り評価多項式算出回路で、シンドローム2から誤り位置多項式と誤り評価多項式とを求め、内部の訂正回路で、誤り位置多項式と誤り評価多項式とから遅延パケット3に含まれる誤りを求め、遅延パケット3から誤りを取り除き、復号パケット4を出力する。

請求項（抜粋）：

リードソロモン符号化され、送信されたパケットを受信し、受信パケットに対してリードソロモン復号を行ない、復号パケットを出力するリードソロモン誤り訂正回路において、前記受信パケットを入力し、遅延させて遅延パケットとして出力するメモリと、前記受信パケットを入力し、シンドロームを出力するシンドローム生成回路と、前記遅延パケットと前記シンドロームとを入力し、前記復号パケットを出力する誤り訂正回路とを備え、前記誤り訂正回路は、前記シンドロームを入力し、誤り位置多項式と誤り評価多項式とを出力する誤り位置多項式・誤り評価多項式算出回路と、前記遅延パケットと前記誤り位置多項式と前記誤り評価多項式とを入力し、前記誤り位置多項式と前記誤り評価多項式とから前記遅延パケットに含まれる誤りを求め、前記遅延パケットから誤りを取り除き、前記復号パケットを出力する訂正回路とで構成され、前記誤り位置多項式・誤り評価多項式算出回路は、複数のシフトレジスタと、シフトレジスタ最終段出力を入力とするガロア体演算回路とを備え、前記シンドローム生成回路と前記誤り訂正回路とは、パケット毎に、パイプライン処理による並列動作を行ない、前記誤り訂正回路は、受信シンボルクロックの周期の1/N(N≧1;Nは整数)の周期のクロックに同期して動作することを特徴とするリードソロモン誤り訂正回路。