特許

J-GLOBAL ID：200903077951868530

シリコン材料上に誘電体材料を形成するための方法及びシリコン基板上に形成されるキャパシタンスを低減する方法及びキャパシタに結合されたトランジスタを有するDRAMセル

発明者： マーティン シュレムス ,  ロルフ-ペーター フォラートゼン ,  ヨアヒム ヘプフナー
出願人/特許権者： シーメンス アクチエンゲゼルシヤフト
代理人 (1件)： 矢野 敏雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-182256
公開番号（公開出願番号）：特開2000-058542
出願日： 1999年06月28日
公開日（公表日）： 2000年02月25日
要約：

【要約】【課題】 シリコン材料上に誘電体材料を形成するための方法及びシリコン基板上に形成されるキャパシタのキャパシタンスを低減するための方法及びキャパシタに結合されたトランジスタを有するDRAMセルを提供することである。【解決手段】 上記課題は、シリコン材料上に誘電体材料を形成するための方法は、二酸化シリコンの誘電体層をシリコンの表面に形成するステップと、この表面を水素によって処理するステップを有するシリコンと二酸化シリコンとの間の誘電率を低減するステップとを有することによって解決され、シリコン基板上に形成されるキャパシタンスを低減する方法は、表面の部分に水素原子を注入してこの表面の部分の誘電率を増大させ、誘電体材料の有効厚さを増大させてこれによりキャパシタンスを低減するステップを有することによって解決される。

請求項（抜粋）：

シリコン材料上に誘電体材料を形成するための方法において、該方法は二酸化シリコンの誘電体層をシリコンの表面に形成するステップと、該表面を水素によって処理するステップを有する前記シリコンと前記二酸化シリコンとの間の誘電率を低減するステップとを有する、シリコン材料上に誘電体材料を形成するための方法。

IPC (6件)：

H01L 21/316 ,  H01L 21/762 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/108 ,  H01L 21/8242

FI (4件)：

H01L 21/316 P ,  H01L 21/76 D ,  H01L 27/04 C ,  H01L 27/10 625 A