特許

J-GLOBAL ID：200903077961379197

水平偏向回路

発明者： 河崎 健二
出願人/特許権者： ソニー株式会社
代理人 (1件)： 小池 晃 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-161311
公開番号（公開出願番号）：特開2002-354279
出願日： 2001年05月29日
公開日（公表日）： 2002年12月06日
要約：

【要約】【課題】 第1及び第2のスイッチング素子を備えて構成された積み上げ型の水平偏向回路において、+B電圧が変動した場合においてもスイッチング素子の破壊等の問題点を解決する手段を提供する。【解決手段】 水平偏向回路のスイッチング素子位相制御回路20は、検出した+B電圧を第1の閾値と比較する比較器21と、検出した+B電圧を第2の閾値と比較する比較器22と、比較器21の比較結果に応じて第2のスイッチング素子のオフタイミング制限値を制御する水平画サイズ制限回路23と、比較器22の比較結果に応じてスロースタート動作をする水平画サイズスロースタート回路24と、水平画サイズ制御差動増幅器25及びドライブ平行移動回路30等を備えており、電源電圧の変動及び過渡的状態においてスイッチング素子を安全動作領域内で正常に動作させる。

請求項（抜粋）：

第1のスイッチング素子、第1のダンパーダイオード及び第1の共振コンデンサが並列に接続されてその一端が接地される第1のパルスを発生する第1の並列回路と、第2のスイッチング素子、第2のダンパーダイオード及び第2の共振コンデンサが並列に接続されてその一端が上記第1の並列回路の他端に接続される第2のパルスを発生する第2の並列回路と、S字コンデンサの他端と、上記第2の並列回路の他端との間に接続される水平偏向ヨークと、上記第1の並列回路及び上記第2の並列回路の接点と直流の主電源との間に接続されて誘導起電力を発生するフライバックトランスと、上記第1のスイッチング素子を水平ドライブ信号で駆動するとともに上記第2のスイッチング素子のオフ開始時期及びオフ期間を制御するスイッチング素子位相制御手段とを備え、上記スイッチング素子位相制御手段は、検出した直流の主電源の電圧が第1の閾値を下回ったとき、当該直流の主電源の電圧の変動に応じて上記第2のスイッチング素子のオフ開始時期の制限値を動的に制御して偏向電流の振幅を制限することを特徴とする水平偏向回路。

IPC (3件)：

H04N 3/16 ,  G09G 1/04 ,  H04N 3/18

FI (3件)：

H04N 3/16 H ,  G09G 1/04 ,  H04N 3/18 B

Fターム (10件)：

5C068AA20 ,  5C068BA02 ,  5C068CA01 ,  5C068CA04 ,  5C068CB01 ,  5C068GA02 ,  5C068GA16 ,  5C068GB20 ,  5C068HA13 ,  5C068KA05