特許

J-GLOBAL ID：200903077961906553

情報処理システム

発明者： 今村 健二
出願人/特許権者： 富士ゼロックス株式会社
代理人 (1件)： 本庄 富雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-057404
公開番号（公開出願番号）：特開平5-225052
出願日： 1992年02月10日
公開日（公表日）： 1993年09月03日
要約：

【要約】 (修正有)【目的】 2次キャッシュメモリ制御回路を、プロセッサや1次キャッシュメモリの種類に応じて変えなくてもよいようにする。【構成】 2次キャッシュメモリ4を、システムバス6に対してメインメモリ13側に設け、2次キャッシュメモリの制御部とメインメモリの制御部とを合体してメモリ制御装置7とする。すると、2次キャッシュ制御回路5は、システムバスからの信号やデータに応じて動作するようにしてプロセッサや1次キャッシュメモリ2の種類に応じて変える必要がなくなる。更に2次キャッシュヒット時の2次キャッシュメモリ4更新動作を、ヒットしたデータの1次キャッシュメモリ2への転送が終わらなくても途中から開始出来て、更新時間を短く出来る。

請求項（抜粋）：

システムバスに対してプロセッサ側に接続されている1次キャッシュメモリと、システムバスに対してメインメモリ側に接続されている2次キャッシュメモリと、2次キャッシュメモリとメインメモリの制御を行うメモリ制御装置とを具えたことを特徴とする情報処理システム。