特許

J-GLOBAL ID：200903077974042990

高周波雑音およびインピーダンスの整合がとれた集積回路並びにその回路設計方法

発明者： ソリン ピー.ボイニジェスキュ ,  マイケル シー.マリイパールド
出願人/特許権者： ノーザン・テレコム・リミテッド
代理人 (1件)： 酒井 宏明
公報種別：公開公報
出願番号（国際出願番号）：特願平9-264640
公開番号（公開出願番号）：特開平10-126174
出願日： 1997年09月29日
公開日（公表日）： 1998年05月15日
要約：

【要約】【課題】 モノリシック集積回路、特にRFおよび無線通信技術において高周波で使用されるシリコン集積回路に適用して好適な雑音およびインピーダンスの整合の改善、および、従来における制限を克服または回避すること。【解決手段】 トランジスタ-インダクタンスコイル構造は、エミッタ接地バイポーラトランジスタまたはソース接地MOSFETトランジスタよりなる第1トランジスタQ1 と、選択的に付加される第2トランジスタQ2 と、トランジスタQ1 のエミッタ(ソース)に接続された第1インダクタンスコイルLE と、トランジスタQ1 のベース(ゲート)に接続された第2インダクタンスコイルLB とで構成されている。トランジスタQ1 のエミッタ長lE1またはそれに対応したゲート幅Wg は、その最適雑音インピーダンスの実部が一般に50Ωであるシステムの特性インピーダンスZ0 に等しくなるように設計される。

請求項（抜粋）：

集積化されたトランジスタ-インダクタンスコイル構造を含む集積回路であって、トランジスタ形状の寸法が特性寸法を有し、該特性寸法がバイポーラトランジスタの場合エミッタ長lE であり、また電界効果トランジスタの場合ゲート幅Wg であり、前記特性寸法が集積回路の特性インピーダンスZ0 に等しい最適雑音インピーダンスの実部をもたらすように選択され、それによって選択された動作周波数およびバイアス電流密度での前記トランジスタの雑音の整合をもたらすようにしているトランジスタと、入力インピーダンスの実部をZ0 に整合させるための第1インダクタンスコイルと、前記入力インピーダンスと雑音のリアクタンスの虚部をそれぞれ相殺するための第2インダクタンスコイルとを備え、それによって雑音および入力インピーダンスを同時に整合させる受動回路網と、を具備することを特徴とする集積回路。

IPC (5件)：

H03F 3/60 ,  H03D 7/14 ,  H03F 3/189 ,  H03F 3/45 ,  H05K 3/00

FI (5件)：

H03F 3/60 ,  H03D 7/14 C ,  H03F 3/189 ,  H03F 3/45 ,  H05K 3/00 D