特許

J-GLOBAL ID：200903078005058559

半導体集積回路

発明者： 中村 誉 ,  上村 康浩
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (1件)： 玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願2006-111479
公開番号（公開出願番号）：特開2007-288375
出願日： 2006年04月14日
公開日（公表日）： 2007年11月01日
要約：

【課題】フラクショナル-N PLL回路のサイクルトゥサイクルジッターを低減すること。【解決手段】フラクショナル-N PLL回路は、位相周波数比較器PFD、チャージポンプ回路Ch_Pmp、ループフィルタLp_Flt、電圧制御発振器VCO、フラクショナル分周器DIV、ΣΔ変調器ΣΔModを含む。基準クロック信号RCLKと出力帰還信号VCLKとの位相差の検出動作に基づくループフィルタLp_Fltの出力電圧VCNTの電圧生成動作が時間差を有する複数の動作により実行されるように位相周波数比較器とチャージポンプ回路との一方が構成されている。【選択図】図8

請求項（抜粋）：

基準クロック信号が一方の入力端子に供給される位相周波数比較器と、 前記位相周波数比較器の出力信号に応答するチャージポンプ回路と、 前記チャージポンプ回路の出力信号に応答するループフィルタと、 前記ループフィルタの出力電圧に応答する電圧制御発振器と、 前記電圧制御発振器の出力信号に応答するフラクショナル分周器と、 前記フラクショナル分周器の平均分周比が小数を含むように前記フラクショナル分周器の分周比を1つの整数から他の整数に変更する制御ユニットとを含み、 前記フラクショナル分周器の出力帰還信号に前記位相周波数比較器の他方の入力端子が応答するフラクショナル-N PLL回路を具備しており、 前記基準クロック信号の1つのパルスの位相と前記出力帰還信号の1つのパルスの位相との位相差検出動作に基づく前記ループフィルタの前記出力電圧の電圧生成動作が時間差を有する複数の生成動作により実行されるように前記位相周波数比較器と前記チャージポンプ回路との少なくともいずれか一方が構成されている半導体集積回路。

IPC (3件)：

H03L 7/093 ,  H03L 7/197 ,  H03K 5/00

FI (3件)：

H03L7/08 E ,  H03L7/18 A ,  H03K5/00 G

Fターム (21件)：

5J106AA04 ,  5J106CC01 ,  5J106CC24 ,  5J106CC38 ,  5J106CC41 ,  5J106CC53 ,  5J106DD32 ,  5J106DD43 ,  5J106DD44 ,  5J106DD46 ,  5J106DD47 ,  5J106EE17 ,  5J106FF08 ,  5J106GG13 ,  5J106GG15 ,  5J106HH03 ,  5J106JJ08 ,  5J106KK09 ,  5J106LL02 ,  5J106LL04 ,  5J106LL06