特許
J-GLOBAL ID：200903078014410001
メモリ制御装置
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-315180
公開番号（公開出願番号）：特開平6-161907
出願日： 1992年11月25日
公開日（公表日）： 1994年06月10日
要約：
【要約】【目的】 メモリデバイスの消費電力を抑え、発熱量を小さくする。【構成】 データを格納するメモリデバイス14,15と、このメモリデバイスをアクセスするCPU11と、主電源からメモリデバイスのアクセス制御に必要な比較的大きい電力が供給される+Vm端子と、バックアップ電源からメモリデバイスのデータ保持に必要な比較的小さい電力が供給される+Vb端子と、メモリデバイスに対するCPUの非アクセス時間を検知し、この非アクセス時間が所定時間継続したとき電源切換信号を出力し、CPUからメモリデバイスに対してアクセスが開始されると電源切換信号の出力を停止するメモリ制御回路16,17と、このメモリ制御回路からの電源切換信号に応動してメモリデバイスに供給する電力を+Vm端子から+Vb端子に切換えるトランジスタ18,19とを設けている。
請求項（抜粋）：
データを格納するメモリデバイスと、このメモリデバイスをアクセスする制御手段と、主電源から前記メモリデバイスのアクセス制御に必要な比較的大きい電力が供給される第1の入力部と、バックアップ電源から前記メモリデバイスのデータ保持に必要な比較的小さい電力が供給される第2の入力部とを設けたメモリ制御装置において、前記メモリデバイスに対する前記制御手段の非アクセス時間を検知し、この非アクセス時間が所定時間継続したとき電源切換信号を出力し、前記制御手段から前記メモリデバイスに対してアクセスが開始されると前記電源切換信号の出力を停止する電源切換信号出力手段と、この出力手段からの電源切換信号に応動して前記メモリデバイスに供給する電力の入力部を前記第1の入力部から前記第2の入力部に切換える電源切換手段とを具備することを特徴とするメモリ制御装置。
IPC (2件)：
G06F 12/16 340
, G06F 1/32
