特許

J-GLOBAL ID：200903078039772153

システム管理プロセッサおよびJTAGバスを介してEEPROMのFPGAコードを更新する方法

発明者： マイケル・ジョン・エリクソン ,  エドワード・エイ・クロス ,  デイビッド・アール・マシオロウスキー
出願人/特許権者： ヒューレット・パッカード・カンパニー
代理人 (1件)： 古谷 馨 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-213312
公開番号（公開出願番号）：特開2003-058385
出願日： 2002年07月23日
公開日（公表日）： 2003年02月28日
要約：

【要約】【課題】EEPROMが接続された複数のJTAGハ ゙スを有していても、構成コート ゙を構成システムからEEPROMへ容易にロート ゙することのできる方法を提供すること。【解決手段】システムのEEPROM(212,214,216)に格納されたフ ゚ロク ゙ラマフ ゙ルテ ゙ハ ゙イス構成コート ゙を更新するための方法であって、個別の管理フ ゚ロセッサ(526)およびシステムフ ゚ロセッサ(236)を有する複雑なシステムにおいて実施することができる方法。本方法は、フ ゚ロク ゙ラマフ ゙ルテ ゙ハ ゙イス構成コート ゙を更新するためのシーケンスをシステムの管理フ ゚ロセッサ(526)上で実行することを含む。シーケンスには、EEPROM(212,214,216)を消去するステッフ ゚(1036)、構成コート ゙の少なくとも1フ ゙ロックを該EEPROMに書き込むステッフ ゚(1038)および書き込みの後にエラーをチェックするステッフ ゚が含まれる。チェックするエラーには、FIFOを空にすることの失敗(1040,1044)が含まれる。エラー検出の際に、本方法は、自動的に書き込みをリトライすることを含む。本方法は、EEPROM(212,214,216)を共通構成ロシ ゙ックに相互接続する複数のシリアルハ ゙ス(222,224)を有するシステム上で実施することができ、システムは、共通構成ロシ ゙ック(228)にアクセスすることのできる複数の管理フ ゚ロセッサ(526,528)を有する。

請求項（抜粋）：

システムのEEPROM(212,214,216)に格納されたプログラマブルデバイス構成コードを更新するための方法であって、システムの管理プロセッサ(526,528)におけるプログラマブルデバイス構成コードを更新するためのシーケンスを実行することからなり、前記プログラマブルデバイス構成コードを更新するためのシーケンスが、前記EEPROM(212,214,216)のうちの少なくとも1つ(212)を消去するステップ(1036)と、少なくとも1ブロックの構成コードを前記消去したEEPROM(212)に書き込むステップ(1038)と、前記少なくとも1ブロックを書き込んだ後、FIFO(806,808)を空にすることの失敗を含むエラーをチェックし、該エラーの際に前記少なくとも1ブロックを書き込むステップ(1038)をリトライするステップ(1050)と、を含む方法。

Fターム (2件)：

5B076EA12 ,  5B076EB02