特許

J-GLOBAL ID：200903078053346884

増強された異常狭チャネル効果を有するp-MOSFET

発明者： ヨハン・アルスマイヤー ,  ウェイン・エフ・エリス ,  ジャック・アラン・マンデルマン ,  ヒン・ウォン
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 合田 潔 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-164057
公開番号（公開出願番号）：特開平8-046199
出願日： 1995年06月29日
公開日（公表日）： 1996年02月16日
要約：

【要約】【目的】 0.25μmのグラウンド・ルール生成トレンチ分離埋込みチャネルp-MOSFET上で測定した、しきい値電圧の異常なチャネル幅依存性を利用して、回路性能を高める。【構成】 チャネル幅が狭くなるにつれて、しきい値電圧値は、初期には0.4μmより狭い幅で予想されるVtの急上昇の開始前にまず減少する。モデル計算によれば、ゲート酸化ステップ中に一時的に増大する拡散(TED)の結果、トレンチに接する縁部付近に「ホウ素パドル」が生じ、これが狭いデバイスのオフ電流に不利に働く。TEDは、深部リン注入によって生じ、ラッチアップの抑制に用いられ、トレンチの側壁およびデバイスの上面に向かって拡散する侵入物によって規定される。

請求項（抜粋）：

トレンチ分離によって分離される埋込みチャネルp-FETを有する集積回路の形成方法において、p-FET中のラッチアップを抑制するために、p-FET形成予定領域の下方の半導体基板中にドーパントを深部注入するステップと、論理しきい値電圧Vtを設定するための埋込みチャネル注入の実行を含めて、上記p-FET形成予定領域にp-FETを形成するステップとを含み、上記深部注入が、10μmより大きいチャネル幅を有するp-FETの論理しきい値電圧Vtと、狭いチャネル幅のp-FETのための上記埋込みチャネル注入によって設定される上記論理Vtとの間に所望の論理しきい値電圧差ΔVtを与えるように設定され、それによって、回路中のp-FETがp-FETのチャネル幅に依存する、異なるVtを有するようにすることを特徴とする方法。

IPC (2件)：

H01L 29/78 ,  H01L 21/322

FI (2件)：

H01L 29/78 301 H ,  H01L 29/78 301 G

引用特許：

審査官引用 (5件)

• 特開昭58-073163
  
• 特開平1-170044
  
• 特開昭62-239567
  
• 特開平2-009174
  
• 特開平2-303065