特許

J-GLOBAL ID：200903078069335505

シフトレジスタ及び液晶駆動回路

発明者： 岩崎 千里
出願人/特許権者： アルプス電気株式会社
代理人 (2件)： 志賀 正武 ,  棚井 澄雄
公報種別：公開公報
出願番号（国際出願番号）：特願2005-039443
公開番号（公開出願番号）：特開2006-228312
出願日： 2005年02月16日
公開日（公表日）： 2006年08月31日
要約：

【課題】 ブートストラップ動作により出力インピーダンスを低下させて用いる出力トランジスタのゲート電圧の変動を抑止し、不必要な駆動パルスの出力を防止させることができるシフトレジスタ、またこのシフトレジスタを用いた液晶ドライバを提供する。【解決手段】 本発明のシフトレジスタは、縦続接続された複数のステージを有し、入力データをシフトし、入力データのシフト動作を行うシフトレジスタであり、各ステージにおいて、出力トランジスタのゲートに接続される、入力データを入力する第1のダイオードと、出力トランジスタのゲート及びソース間に接続されたコンデンサと、出力トランジスタのゲート及びソース間に、コンデンサと並列に接続されたクランピングトランジスタとを有し、クランピングトランジスタのソースが出力トランジスタのソースに接続され、クランピングトランジスタのドレインが出力トランジスタのゲートに接続されている。【選択図】 図2

請求項（抜粋）：

縦続接続された複数のステージを有し、入力データを位相の異なる複数のクロックによりシフトし、該入力データが入力されると出力トランジスタのドレインに入力されるクロックを、位相シフトクロックとしてソースから出力し、出力信号のシフト動作を行うシフトレジスタであり、 前記各ステージにおいて、 前記出力トランジスタのゲートに接続される、前記入力データを入力する第1のダイオードと、 前記出力トランジスタのゲート及びソース間に接続されたコンデンサと、 前記出力トランジスタのゲート及びソース間に、前記コンデンサと並列に接続されたクランピングトランジスタと を有し、 前記クランピングトランジスタのソースが前記出力トランジスタのソースに接続され、前記クランピングトランジスタのドレインが前記出力トランジスタのゲートに接続されていることを特徴とするシフトレジスタ。

IPC (5件)：

G11C 19/00 ,  G02F 1/133 ,  G09G 3/18 ,  G09G 3/20 ,  G09G 3/36

FI (6件)：

G11C19/00 G ,  G02F1/133 505 ,  G09G3/18 ,  G09G3/20 622E ,  G09G3/20 623H ,  G09G3/36

Fターム (24件)：

2H093NA16 ,  2H093NC09 ,  2H093NC11 ,  2H093NC22 ,  2H093NC34 ,  2H093ND60 ,  5C006BC03 ,  5C006BC11 ,  5C006BF03 ,  5C006BF34 ,  5C006BF37 ,  5C006EB04 ,  5C006EB05 ,  5C006FA21 ,  5C006FA31 ,  5C080AA10 ,  5C080BB01 ,  5C080BB05 ,  5C080DD09 ,  5C080DD12 ,  5C080DD28 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04

引用特許：

出願人引用 (1件)

• シフト・レジスタおよびスキャン・レジスタ
  公報種別：公開公報   出願番号：特願平7-207067   出願人：トムソンマルチメデイアソシエテアノニム