特許
J-GLOBAL ID：200903078112657414
半導体記憶装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-182246
公開番号（公開出願番号）：特開平5-028089
出願日： 1991年07月23日
公開日（公表日）： 1993年02月05日
要約：
【要約】 (修正有)【目的】 ピン数を増やさずに色々なモードを実現する半導体記憶装置を提供する。【構成】 チップセレクト信号CSが立ち下がるとメモリサイクルが開始し、ランダムクロックRCの1回目、2回目、3回目の各立ち上がりに同期してタイミングジェネレータ1がそれぞれRAS、MAS、CASの信号を発生し、各信号はデータ入力端子20に入力される。RAS信号により動作モード制御信号(Cont)がラッチ2に、読みだし書き込み信号R/Wがラッチ26に、アドレス信号入力端子30に入力されたロウアドレス(Row)がアドレスバッファ7に取り込まれる。MAS信号により書き込みマスクデータ(mask)がマスクデータラッチ15に取り込まれる。CAS信号により書き込みデータ(Din)が入出力バッファ6に、アドレス信号入力端子30に入力されたカラムアドレス(Column)がアドレスバッファ7に取り込まれる。
請求項（抜粋）：
1サイクル内に3種類以上のタイミングを制御する信号を入力する手段と、入出力データと動作モード制御信号を同一端子より入力する手段と、前記動作モード制御信号を保持する手段と、前記動作モード制御信号を保持する手段の出力により内部の動作モードを制御する手段とを備えた半導体記憶装置。
IPC (2件)：
G06F 13/16 520
, G11C 11/401
