特許

J-GLOBAL ID：200903078114773470

半導体装置の製造方法

発明者： 井原 義博 ,  小林 壮
出願人/特許権者： 新光電気工業株式会社
代理人 (1件)： 綿貫 隆夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-326396
公開番号（公開出願番号）：特開2000-150518
出願日： 1998年11月17日
公開日（公表日）： 2000年05月30日
要約：

【要約】 (修正有)【課題】 ベアチップの保護膜上に電極端子に接続する配線パターンの形成。【解決手段】ベアチップ1の電極端子および保護膜4上の全面にTi、Cr、TiW 、W の第1の金属膜6、第1の金属膜上にCuもしくはNiの第2の金属膜7を形成し、第2の金属膜上に、形成すべき配線パターン12の部位が溝となるレジストパターンを形成し、レジストパターンをマスクとして、露出している第2の金属膜上に電解めっきによりCuめっき被膜9を形成し、レジストパターンを除去することにより露出した第2の金属膜を除去し、Cuめっき被膜上および第2の金属膜の側面に選択的に電解めっきにより、Ni/Au めっき被膜10/11を形成し、露出している第1の金属膜を除去する。

請求項（抜粋）：

半導体素子の電極端子形成面の、アルミニウムから成る電極端子が露出されたパッシベーション膜上に絶縁性の保護膜が形成されると共に、該保護膜上に前記電極端子と電気的に接続する配線パターンが形成される半導体装置の製造方法において、前記半導体素子の電極端子上および前記保護膜上の全面に、電解めっき被膜を表面に被着することが困難な金属からなる第1の金属膜を形成する工程と、該第1の金属膜上に配線パターンの下地層となる第2の金属膜を形成する工程と、該第2の金属膜上に、形成すべき配線パターンの部位のレジストが除去されて溝となるレジストパターンを形成する工程と、該レジストパターンをマスクとして、溝の底面に露出する前記第2の金属膜上に電解めっきにより配線パターンとなるめっき被膜を形成する第1のめっき工程と、前記レジストパターンを除去する工程と、レジストパターンを除去することにより露出する前記第2の金属膜を除去する工程と、前記配線パターンとなるめっき被膜上および前記第2の金属膜の側面に電解めっきにより表面めっき被膜を選択的に形成する第2のめっき工程と、前記表面めっき被膜をマスクとして前記保護膜上に露出している前記第1の金属膜をエッチングして除去する工程とを具備することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/3205 ,  H01L 23/29 ,  H01L 23/31

FI (3件)：

H01L 21/88 B ,  H01L 21/88 T ,  H01L 23/30 D

Fターム (21件)：

4M109AA02 ,  4M109ED03 ,  5F033HH07 ,  5F033HH11 ,  5F033HH13 ,  5F033HH18 ,  5F033HH19 ,  5F033HH23 ,  5F033MM05 ,  5F033MM08 ,  5F033MM11 ,  5F033MM13 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ08 ,  5F033QQ10 ,  5F033RR04 ,  5F033RR22 ,  5F033TT01 ,  5F033VV07 ,  5F033XX05