特許

J-GLOBAL ID：200903078119104720

集積回路を製造する方法

発明者： ロバート・シャーマン・グリーン ,  ハロルド・ウォーレス・ドーチェル ,  バーノン・ディー・マッケニー
出願人/特許権者： モステック・コーポレイション
代理人 (1件)： 曾我 道照
公報種別：公開公報
出願番号（国際出願番号）：特願平3-083041
公開番号（公開出願番号）：特開平5-267598
出願日： 1978年07月18日
公開日（公表日）： 1993年10月15日
要約：

【要約】 (修正有)【目的】単一の半導体基板上に、その特性を種々変えるためにイオンプランテーションを使用して異った特性の複数の金属酸化物半導体の電界効果トランジスタを備えた集積回路を製造する。【構成】モノリシック半導体チップ上に小さい領域の使用並びに改良された性能を許容する種々のしきい値電圧を有した電界効果トランジスタを用いた集積回路を求めるため電界効果トランジスタのチャネルにおけるイオンインプランテーション照射を選択的に変える。反復されるマスキング及びイオン植込みステップにより、選択された電界効果トランジスタは、異なったイオン照射及びイオン照射の組合わせでもって植込みされ、これにより、異なった回路部分と関連した異なった特性を最適化するよう適合されたしきい値電圧を有する電界効果トランジスタで回路部分を形成できる。

請求項（抜粋）：

第1の導電型の単一の半導体基板上に複数のMOS電界効果トランジスタを有するインバータ回路を含んだ集積回路を製造する方法であって、複数のトランジスタ場所に半導体材料本体を準備し、第1、第2、第3及び第4の場所群を同定し、イオンインプランテーションに対して前記第2及び第4の場所群を選択的にマスキングし、前記第1及び第3の場所群はマスクせずに残し、導電性変更物質のイオン源に対して前記半導体材料の最初の露出を行って、前記第1及び第3の場所群に前記イオンを植え込み、イオンインプランテーションに対して前記第1及び第4の場所群を選択的にマスキングし、前記第2及び第3の場所群はマスクせずに残し、導電性変更物質のイオン源に対して前記半導体材料の2回目の露出を行って、前記第2及び第3の場所群にイオンを植え込み、各場所に1つのMOS電界効果トランジスタを形成し、それによりしきい値電圧が異なることによって区別される4つの異なる形式のMOS電界効果トランジスタがそれぞれ4つの場所群の1つに対応して形成され、前記第1の形式のMOS電界効果トランジスタのドレインからドレイン電圧への接続を形成し、かつ前記第1の形式の前記MOS電界効果トランジスタのソースから出力端子への接続を形成し、前記第2の形式のMOS電界効果トランジスタのドレインからドレイン電圧への接続を形成し、かつ前記第2の形式の前記MOS電界効果トランジスタのソースから、そのそれぞれのゲート及び前記第1の形式の前記MOS電界効果トランジスタのゲートへの接続を形成し、前記第4の形式の第1のMOS電界効果トランジスタのドレインから、前記第1の形式の前記MOS電界効果トランジスタのソースへの接続を形成し、かつ前記第4の形式の前記第1のMOS電界効果トランジスタのソースから、ソース電圧への接続を形成し、そして前記第4の形式の第2のMOS電界効果トランジスタのドレインから、前記第2の形式の前記MOS電界効果トランジスタのソースへの接続を形成し、前記第4の形式の前記第2のMOS電界効果トランジスタのソースから、ソース電圧への接続を形成し、さらに、前記第4の形式の前記第2のMOS電界効果トランジスタのゲートから、前記第4の形式の前記MOS電界効果トランジスタのゲート及び入力端子への接続を形成する、ようにした集積回路を製造する方法。