特許

J-GLOBAL ID：200903078122224338

半導体集積回路装置の製造方法および半導体集積回路装置

発明者： 中村 吉孝 ,  浅野 勇 ,  川北 惠三 ,  山田 悟
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平9-348823
公開番号（公開出願番号）：特開平11-204753
出願日： 1997年12月18日
公開日（公表日）： 1999年07月30日
要約：

【要約】【課題】 異なる配線層間を接続する接続孔の穴あけおよび導体膜での埋め込みを容易にする。【解決手段】 DRAMの周辺回路領域において第1層配線14と第2層配線26とを電気的に接続する接続孔を接続孔17a, 17bに2回に分けて穿孔し、かつ、その各々の接続孔17a, 17bの形成後にそれぞれの接続孔17a, 17b内にプラグ18a, 25aを形成する。

請求項（抜粋）：

半導体基板に所定の半導体集積回路素子を設けている半導体集積回路装置の製造方法であって、(a)前記半導体基板上に第1の層間絶縁膜を形成する工程と、(b)前記第1の層間絶縁膜に下層の接続部が露出する第1の接続孔を穿孔する工程と、(c)前記第1の接続孔内に第1の埋込導体膜を形成する工程と、(d)前記第1の層間絶縁膜上に前記第1の埋込導体膜を被覆するように第2の層間絶縁膜を形成する工程と、(e)前記第2の層間絶縁膜に前記第1の埋込導体膜の上面が露出する第2の接続孔を穿孔する工程と、(f)前記第2の接続孔内に第2の埋込導体膜を形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。

IPC (3件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/768

FI (3件)：

H01L 27/10 681 F ,  H01L 21/90 C ,  H01L 27/10 621 C

引用特許：

審査官引用 (1件)

• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平7-190469   出願人：日本電気株式会社