特許

J-GLOBAL ID：200903078146695676

半導体装置およびその製造方法

発明者： 林 喜宏 ,  高橋 宗司
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 内原 晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-180643
公開番号（公開出願番号）：特開平5-041478
出願日： 1991年07月22日
公開日（公表日）： 1993年02月19日
要約：

【要約】【目的】バルク半導体基板に形成されたデバイスと同等の電気特性および放熱特性を有する薄膜構造半導体デバイスを形成することにより、この薄膜構造半導体デバイスを張り合わせた多層構造半導体装置の電気特性および放熱特性を向上させる。【構成】薄膜構造デバイスは、LOCOS酸化膜8の下に薄膜状シリコン24が存在し、かつ目合わせマーク用のトレンチパターン底部20を利用して形成された側壁シリコン酸化膜26付きのスルーホール10aを介して表面側アルミ配線19aと裏面配線11aとが接続されている。

請求項（抜粋）：

少なくとも2つ以上の薄膜構造半導体装置が積層してなる多層構造の半導体装置において、前記薄膜構造半導体装置が、半導体素子と、前記半導体素子の素子分離層下に設けられた薄膜状半導体層と、前記薄膜状半導体層の裏面に形成された絶縁膜表面に設けられた裏面配線と、側壁に絶縁膜が形成されたスルーホールを介して前記裏面配線と接続された表面配線とを有することを特徴とする半導体装置。

IPC (5件)：

H01L 27/00 301 ,  H01L 21/90 ,  H01L 23/12 ,  H01L 29/784 ,  H01L 21/316

FI (3件)：

H01L 23/12 N ,  H01L 29/78 311 X ,  H01L 21/94 A

引用特許：

審査官引用 (4件)

• 特開昭61-144036
  
• 特開昭62-272556
  
• 特開昭62-272556
  
• 特開平1-232755