特許

J-GLOBAL ID：200903078152528820

MIS型半導体装置及びその製造方法

発明者： 宮田 里江
出願人/特許権者： 松下電器産業株式会社
代理人 (11件)： 前田 弘 ,  小山 廣毅 ,  竹内 宏 ,  嶋田 高久 ,  竹内 祐二 ,  今江 克実 ,  藤田 篤史 ,  二宮 克也 ,  原田 智雄 ,  後藤 高志 ,  井関 勝守
公報種別：公開公報
出願番号（国際出願番号）：特願2003-005333
公開番号（公開出願番号）：特開2004-221223
出願日： 2003年01月14日
公開日（公表日）： 2004年08月05日
要約：

【課題】ホットキャリア耐性の劣化を抑制しつつ、低消費電力化とサージ耐性の向上とを実現しうるMIS型半導体装置及びその製造方法を提供する。【解決手段】MIS型半導体装置の製造工程において、周辺回路領域のMISトランジスタのLDD形成用のイオン注入を利用して、保護回路領域のMISトランジスタの低濃度ドレイン領域6bを形成し、ロジック回路のMISトランジスタのエクステンション形成用のイオン注入を利用して、保護回路領域のMISトランジスタのソース側エクステンション領域8aを形成する。保護回路領域のMISトランジスタにおいて、低濃度ドレイン領域6bによりホットキャリア耐性の劣化が抑制され、低濃度ドレイン6bよりも高濃度の不純物を含むソース側エクステンション領域8aにより寄生バイポーラトランジスタの動作開始電圧が低下して、保護機能が向上する。【選択図】 図2

請求項（抜粋）：

半導体基板に、内部回路に配置される内部回路用MIS型素子と、上記内部回路を保護するための保護回路に配置される保護用MIS型素子とを設けてなるMIS型半導体装置であって、 上記保護用MIS型素子は、 上記半導体基板上に設けられたゲート絶縁膜と、 上記ゲート絶縁膜上に設けられたゲート電極と、 上記ゲート電極の側面を覆うサイドウォールと、 上記半導体基板のうち上記ゲート電極の両側方に位置する領域に設けられ、各々第1導電型不純物を含むソース領域及びドレイン領域と、 上記半導体基板のうち上記ソース領域及びドレイン領域に挟まれ,かつ上記ドレイン領域に隣接する領域に設けられ、上記ドレイン領域よりも低濃度の第1導電型不純物を含む第1の拡散領域と、 上記半導体基板のうち上記ソース領域及びドレイン領域に挟まれ,かつ上記ソース領域に隣接する領域に設けられ、上記ソース領域よりも低濃度で、上記第1の拡散領域よりも高濃度の第1導電型不純物を含む第2の拡散領域と を備えているMIS型半導体装置。

IPC (6件)：

H01L21/8238 ,  H01L21/822 ,  H01L21/8234 ,  H01L27/04 ,  H01L27/088 ,  H01L27/092

FI (5件)：

H01L27/08 321H ,  H01L27/08 321E ,  H01L27/08 102B ,  H01L27/08 321C ,  H01L27/04 H

Fターム (27件)：

5F038BH05 ,  5F038BH07 ,  5F038BH13 ,  5F038EZ12 ,  5F038EZ13 ,  5F038EZ20 ,  5F048AA02 ,  5F048AB03 ,  5F048AB04 ,  5F048AB06 ,  5F048AC01 ,  5F048AC03 ,  5F048BB05 ,  5F048BB16 ,  5F048BB18 ,  5F048BC03 ,  5F048BC06 ,  5F048BC20 ,  5F048BD04 ,  5F048BE01 ,  5F048BE04 ,  5F048BE06 ,  5F048BG13 ,  5F048CC09 ,  5F048CC15 ,  5F048CC19 ,  5F048DA25