特許

J-GLOBAL ID：200903078163493335

論理回路設計診断方法およびその装置

発明者： 杉本 準
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平11-111096
公開番号（公開出願番号）：特開2000-305964
出願日： 1999年04月19日
公開日（公表日）： 2000年11月02日
要約：

【要約】【課題】 不定値の発生箇所を的確に検索できる論理回路設計診断方法およびその装置を提供する。【解決手段】 論理回路の着目するノードに接続された出力端子を持つセルの入力端子のうち不定値を入力した入力端子を検出し(ステップS3)、前記不定値を入力した入力端子が検出されない場合に、前記セルが不定値の発生原因であると特定し、1個の入力端子を前記検出した場合に、当該入力端子を前記診断対象として新たに着目するノードとして決定し、複数の入力端子を前記検出した場合に、当該複数の入力端子のうち最も早い時刻に不定値に変化した入力端子を前記診断対象として新たに着目するノードと決定するステップS4,S6とを有し、前記新たに着目するノードについて、ステップS2,S3,S4を再び行う。

請求項（抜粋）：

論理回路のシミュレーション結果を示すシミュレーション結果データと、前記論理回路の回路構成を示すネットリストデータとを用いて、前記論理回路内で生じた不定値の原因となる箇所を検索する論理回路設計診断方法において、論理回路を構成するセル同士を接続する診断対象として着目するノードに接続された出力端子を持つセルの入力端子のうち、不定値を入力した入力端子を検索する第1の工程と、前記第1の工程で前記不定値を入力した入力端子が検索されない場合に、前記セルが不定値の発生原因であると特定し、前記第1の工程で1個の入力端子を前記検索した場合に、当該入力端子を前記診断対象として着目するノードとして決定し、前記第1の工程で複数の入力端子を前記検索した場合に、当該複数の入力端子のうち最も早い時刻に不定値に変化した入力端子を前記診断対象として着目するノードと決定する第2の工程とを有する論理回路設計診断方法

IPC (4件)：

G06F 17/50 ,  G01R 31/28 ,  H01L 21/82 ,  H03K 19/00

FI (5件)：

G06F 15/60 672 A ,  H03K 19/00 D ,  G01R 31/28 F ,  G06F 15/60 672 T ,  H01L 21/82 T

Fターム (27件)：

2G032AA01 ,  2G032AC08 ,  2G032AD07 ,  2G032AK15 ,  5B046AA08 ,  5B046BA03 ,  5B046JA05 ,  5F064DD25 ,  5F064HH06 ,  5F064HH09 ,  5F064HH10 ,  5F064HH13 ,  5F064HH14 ,  5F064HH20 ,  5J056AA00 ,  5J056BB21 ,  5J056CC14 ,  5J056FF01 ,  5J056KK00 ,  5J056KK01 ,  9A001FF03 ,  9A001GZ01 ,  9A001HH03 ,  9A001HH32 ,  9A001JJ49 ,  9A001KZ54 ,  9A001LL05