特許
J-GLOBAL ID:200903078165995885

同期型半導体記憶装置

発明者:
出願人/特許権者:
代理人 (1件): 深見 久郎 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-139715
公開番号(公開出願番号):特開平10-334659
出願日: 1997年05月29日
公開日(公表日): 1998年12月18日
要約:
【要約】【課題】 1つのチップでパイプラインモードおよびプリフェッチモードいずれにも対応することのできる同期型半導体記憶装置を実現する。【解決手段】 モードレジスタ(30)に格納されたCASレイテンシ4指示信号MCL4に従って、制御信号発生回路(32)から発生される制御信号発生シーケンスをパイプラインモードおよびプリフェッチモードのいずれかに設定する。このモード切換回路は、単にライトバッファのリセットタイミングをCASレイテンシに従って切換える。したがって、容易に、動作環境に応じて内部データ書込モードを切換えることができ、1つのチップで、複数のデータ書込モードに対応することのできる同期型半導体記憶装置を実現することができる。
請求項(抜粋):
外部から与えられる所定の幅を有する外部クロック信号に同期して動作する同期型半導体記憶装置であって、複数のメモリセルを有するメモリアレイ、前記外部クロック信号を受け、前記外部クロック信号に同期しかつデータ書込サイクルを規定する内部クロック信号を発生する内部クロック発生手段、およびデータ書込時、前記メモリアレイの選択メモリセルへ前記内部クロック信号に同期してデータを書込むためのデータ書込手段を備え、前記データ書込手段は、前記内部クロック信号の各サイクルごとに異なるメモリセルへ異なるデータを書込むパイプラインモードと前記内部クロック信号の複数サイクルを単位として複数のメモリセルへそれぞれ異なるデータを書込むプリフェッチモードで動作可能であり、前記データ書込手段の動作モードを設定するデータを格納するためのモードレジスタ、および前記モードレジスタの格納データに従って、前記データ書込手段の動作モードを前記パイプラインモードおよび前記プリフェッチモードの一方に設定するモード設定手段を備える、同期型半導体記憶装置。
IPC (2件):
G11C 11/407 ,  G11C 11/401
FI (3件):
G11C 11/34 362 S ,  G11C 11/34 362 C ,  G11C 11/34 362 H

前のページに戻る