特許

J-GLOBAL ID：200903078173127728

インターフェース装置

発明者： 浅野 眞成
出願人/特許権者： 富士フイルムマイクロデバイス株式会社 ,  富士写真フイルム株式会社
代理人 (1件)： 高橋 敬四郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-089367
公開番号（公開出願番号）：特開2000-285013
出願日： 1999年03月30日
公開日（公表日）： 2000年10月13日
要約：

【要約】【課題】 DRAMと同様な制御により、高速にSDRAMからデータを読み出すことのできるCPUとSDRAMとの間のインターフェース装置を提供することを課題とする。【解決手段】 CPUからSDRAMへのアクセスを制御するインターフェース装置であって、CPUから与えられた読み出し開始のカラムアドレスを保持する保持手段(12)と、CPUからローアドレス及びCAS信号を受け、該ローアドレスを指定するためのACTコマンドをSDRAMに供給し、続いて保持手段が保持するカラムアドレスを指定して読み出すためのREADコマンドをSDRAMに供給し、SDRAMから読み出したデータをCPUに供給する制御手段(11)とを有するインターフェース装置。

請求項（抜粋）：

CPUからSDRAMへのアクセスを制御するインターフェース装置であって、前記CPUから与えられた読み出し開始のカラムアドレスを保持する保持手段と、前記CPUからローアドレス及びCAS信号を受け、該ローアドレスを指定するためのACTコマンドをSDRAMに供給し、続いて前記保持手段が保持するカラムアドレスを指定して読み出すためのREADコマンドをSDRAMに供給し、SDRAMから読み出したデータをCPUに供給する制御手段とを有するインターフェース装置。

IPC (4件)：

G06F 12/02 590 ,  G06F 13/16 510 ,  G11C 7/00 312 ,  G11C 11/407

FI (4件)：

G06F 12/02 590 A ,  G06F 13/16 510 H ,  G11C 7/00 312 Z ,  G11C 11/34 362 S

Fターム (5件)：

5B024AA15 ,  5B024BA29 ,  5B024CA15 ,  5B060AB13 ,  5B060AB19