特許
J-GLOBAL ID:200903078177914678
半導体回路装置
発明者:
出願人/特許権者:
代理人 (1件):
芝野 正雅
公報種別:公開公報
出願番号(国際出願番号):特願平11-017304
公開番号(公開出願番号):特開2000-216267
出願日: 1999年01月26日
公開日(公表日): 2000年08月04日
要約:
【要約】【課題】半導体回路装置のリーク電流の低減化と駆動能力の増加を可能にする。【解決手段】スタンバイ時のリーク電流カット用の第2のPチャネル型MOSFET(MP2)については、そのゲート電極を不純物をドープしないシリコン膜で形成し(ノンドープト・シリコンゲート)、入力アンプを構成する第1のPチャネル型MOSFET(MP1)及びNチャネル型MOSFET(MN1)については、不純物をドープしたシリコン膜で形成する。
請求項(抜粋):
回路ブロックと、この回路ブロックと電源との間に接続され回路ブロックのスタンバイ時におけるリーク電流をカットするためのPチャネル型MOSFETとを備えた半導体回路装置において、前記MOSFETのゲート電極が不純物をドープしないシリコン膜から成ることを特徴とする半導体回路装置。
IPC (5件):
H01L 21/8238
, H01L 27/092
, H01L 21/28 301
, H01L 29/78
, H03K 19/096
FI (4件):
H01L 27/08 321 D
, H01L 21/28 301 D
, H03K 19/096 B
, H01L 29/78 301 C
Fターム (34件):
4M104BB01
, 4M104BB28
, 4M104BB40
, 4M104CC05
, 4M104FF14
, 4M104GG10
, 4M104HH20
, 5F040DA02
, 5F040DB03
, 5F040EC01
, 5F040EC07
, 5F040EC13
, 5F040EE04
, 5F040EF02
, 5F048AA00
, 5F048AB04
, 5F048AC03
, 5F048BA01
, 5F048BB05
, 5F048BB06
, 5F048BB08
, 5F048BB12
, 5F048BB15
, 5F048BC06
, 5F048BD05
, 5J056AA00
, 5J056BB10
, 5J056BB18
, 5J056BB49
, 5J056DD13
, 5J056DD28
, 5J056EE11
, 5J056FF07
, 5J056KK02
前のページに戻る