特許

J-GLOBAL ID：200903078179166652

システムLSI及び画像処理装置

発明者： 南 利秋
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 渡部 敏彦
公報種別：公開公報
出願番号（国際出願番号）：特願2004-167625
公開番号（公開出願番号）：特開2005-346582
出願日： 2004年06月04日
公開日（公表日）： 2005年12月15日
要約：

【課題】 バスを階層化した場合に効率的に外部メモリにアクセスできるシステムLSIを提供する。 【解決手段】 バスブリッジ107,108にそれぞれキャッシュメモリ120,121を設ける。CPU101は、スキャナインターフェース114、CCD補正部113、出力画像処理部112、プリンタインターフェース111がアクセスするメモリ領域を管理し、必要に応じてキャッシュメモリ120,121の内容を無効化する等のコヒーレンシ管理を行う。【選択図】 図1

請求項（抜粋）：

システムの動作を制御するプロセッサ、及び外部メモリに対するアクセスを制御するメモリコントローラが接続された第1のバスと、所定のモジュールが接続された第2のバスとが少なくとも1つのバスブリッジを介して接続されたシステムLSIにおいて、 前記バスブリッジのうち少なくとも1つのバスブリッジにキャッシュメモリを設けたことを特徴とするシステムLSI。

IPC (7件)：

G06F13/36 ,  G06F3/00 ,  G06F12/08 ,  G06T1/20 ,  G06T1/60 ,  H04N1/00 ,  H04N1/21

FI (8件)：

G06F13/36 310F ,  G06F3/00 A ,  G06F12/08 531C ,  G06F12/08 555 ,  G06T1/20 A ,  G06T1/60 450D ,  H04N1/00 C ,  H04N1/21

Fターム (30件)：

5B005KK15 ,  5B005MM01 ,  5B005PP21 ,  5B047EA07 ,  5B047EA09 ,  5B047EB15 ,  5B047EB17 ,  5B057AA01 ,  5B057CH01 ,  5B057CH12 ,  5B057CH14 ,  5B057CH16 ,  5B061FF06 ,  5C062AA05 ,  5C062AB17 ,  5C062AB22 ,  5C062AB40 ,  5C062AB41 ,  5C062AB42 ,  5C062AB53 ,  5C062AC48 ,  5C062AC49 ,  5C062AE01 ,  5C062BA01 ,  5C073AA01 ,  5C073AA03 ,  5C073AB07 ,  5C073BB09 ,  5C073BD02 ,  5C073CA01

引用特許：

出願人引用 (1件)

• 情報処理装置
  公報種別：公開公報   出願番号：特願平8-239274   出願人：キヤノン株式会社