特許

J-GLOBAL ID：200903078191230722

擬似乱数発生方法および装置

発明者： 島田 道雄
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 野田 茂
公報種別：公開公報
出願番号（国際出願番号）：特願平9-276517
公開番号（公開出願番号）：特開平11-095984
出願日： 1997年09月24日
公開日（公表日）： 1999年04月09日
要約：

【要約】【課題】 暗号学的に安全性の高い擬似乱数を容易に発生できるようにする。【解決手段】 擬似乱数発生回路101のレジスタ205は、複数のビットから成る状態データを、クロック信号CLKの各クロックパルスに同期して取り込んで保持し、関数発生回路2021、2022はレジスタ205が保持している状態データに応じてそれぞれ複数のビットから成るデータを出力する。そしてセレクタ203は上記関数発生回路がそれぞれ出力する2つのデータのうちのいずれかのデータの特定のビットを、前段の擬似乱数発生回路が発生した擬似乱数Xi-1にもとづいて選択し擬似乱数Xiとして出力する。一方、セレクタ206は上記関数発生回路がそれぞれ出力するデータのうちのいずれかのデータの、上記特定のビットを除いたデータを、前段の擬似乱数発生回路が発生した擬似乱数Xi-1にもとづいて選択しレジスタ205に状態データとして供給する。

請求項（抜粋）：

順序づけられた複数の擬似乱数発生回路を用い、前段の前記擬似乱数発生回路が発生した第1の擬似乱数にもとづいて各擬似乱数発生回路に第1の擬似乱数を発生させ、前記複数の擬似乱数発生回路が発生した前記第1の擬似乱数により第2の擬似乱数を発生する擬似乱数発生方法において、各擬似乱数発生回路では、複数のビットから成る状態データを保持し、保持した前記状態データに応じて複数のビットから成る第1および第2のデータを発生し、前記第1および第2のデータのうちのいずれかのデータの特定のビットを、前段の前記擬似乱数発生回路が発生した前記第1の擬似乱数にもとづいて選択し前記第1の擬似乱数として出力し、前記第1および第2のデータのうちのいずれかのデータの、前記特定のビットを除いたデータを、前段の前記擬似乱数発生回路が発生した前記第1の擬似乱数にもとづいて選択し次に保持すべき前記状態データとする、ことを特徴とする擬似乱数発生方法。

IPC (2件)：

G06F 7/58 ,  G09C 1/00 650

FI (2件)：

G06F 7/58 C ,  G09C 1/00 650 B