特許
J-GLOBAL ID：200903078192837302
半導体記憶装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-126958
公開番号（公開出願番号）：特開平6-338602
出願日： 1993年05月28日
公開日（公表日）： 1994年12月06日
要約：
【要約】【目的】次世代のLSIに対応できる集積度の向上を図る。【構成】半導体基板31上には、半導体柱32が形成されている。半導体柱32は、素子分離絶縁膜25により複数段に分けられている。この複数段を構成する素子分離絶縁膜25の最上段と最下段には、選択ゲ-ト33-1,33-2が形成される。最上段と最下段の間の各段には、メモリセル37-1〜37-9が形成される。メモリセル37-1〜37-9のフロ-ティングゲ-ト39は、半導体柱32を取り囲むリング状に形成される。選択ゲ-ト33-1,33-2の選択ゲ-ト線35及びメモリセル37-1〜37-9のコントロ-ルゲ-ト41は、各段において列方向に帯状に形成される。
請求項（抜粋）：
半導体基板と、前記半導体基板上に形成される半導体柱と、前記半導体柱に複数段を形成する素子分離絶縁膜と、前記素子分離絶縁膜の間であって、前記複数段のうち最上段と最下段にそれぞれ形成される選択ゲ-トと、前記最上段と最下段の間の各段にそれぞれ形成されるメモリセルとを具備することを特徴とする半導体記憶装置。
IPC (3件)：
H01L 27/115
, H01L 29/788
, H01L 29/792
H01L 27/10 434
, H01L 29/78 371
