特許
J-GLOBAL ID：200903078198109104
半導体素子収納用パッケージの製造方法
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平4-036085
公開番号（公開出願番号）：特開平5-235231
出願日： 1992年02月24日
公開日（公表日）： 1993年09月10日
要約：
【要約】【目的】メタライズ配線層から引き出しパターンを分岐させることなく全ての外部リード端子の表面にメッキ金属層を一度に層着させることができる半導体素子収納用パッケージの製造方法を提供することにある。【構成】絶縁基体1に設けた外部リード端子8がロウ付けされるメタライズ配線層7の全てを薄膜配線層5となる金属薄膜5aで共通に接続し、しかる後、外部リード端子8の外表面にメッキ金属層9を層着させる。
請求項（抜粋）：
上面に薄膜配線層が被着され、下面にメッキ金属層で被覆された外部リード端子がロウ付けされた絶縁基体と蓋体とから成り、内部に半導体素子を収容するための空所を有する半導体素子収納用パッケージであって、前記絶縁基体は下記(1) 乃至(5) の工程により形成されていることを特徴とする半導体素子収納用パッケージの製造方法。(1) 絶縁基体に複数個のスルーホールを形成するとともに該スルーホールを介して絶縁基体の上面から下面にかけて複数個のメタライズ配線層を形成する工程と、(2) 前記絶縁基体の下面に導出させたメタライズ配線層の個々に外部リード端子をロウ付けする工程と、(3) 前記絶縁基体の上面に金属薄膜を、メタライズ配線層の全てが共通に電気的接続されるようにして被着させるとともに該金属薄膜の表面を樹脂膜で被覆する工程と、(4) 前記外部リード端子の表面にメッキ金属層を層着させ、該メッキ金属層で外部リード端子の表面を被覆する工程と、(5) 前記絶縁基体上面の樹脂膜を除去するとともに金属薄膜を所定パターンにエッチング加工し、薄膜配線層となす工程。
IPC (2件)：
引用特許：
前のページに戻る
