特許

J-GLOBAL ID：200903078206911721

半導体装置の製造方法

発明者： 野間 明久
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平10-256782
公開番号（公開出願番号）：特開2000-091418
出願日： 1998年09月10日
公開日（公表日）： 2000年03月31日
要約：

【要約】【課題】フォトリソグラフィの解像限界を越えて微細なトレンチ素子分離層を形成する。【解決手段】半導体基板2の主面側にマスク層6を形成し、マスク層6の表面に凹部6aを形成し、凹部6a内にサイドウォール10を形成する。サイドウォール10をマスクとして当該サイドウォールより下のマスク層部分をエッチングし、当該マスク層6およびサイドウォール10をマスクとして半導体基板2をエッチングすることにより、半導体基板2の表面に溝(トレンチ2a)を形成する。その後、全面に絶縁物を堆積してトレンチを埋め込んだ後、マスク層6および半導体基板の主面より上方の絶縁物を除去する。なお、上記凹部6aに代えて、マスク層6の厚さ方向を貫く開口部を形成し、その内面にサイドウォールを形成してもよい。

請求項（抜粋）：

半導体基板の主面側にマスク層を形成する工程と、前記マスク層の表面に凹部を形成する工程と、前記マスク層の凹部内にサイドウォールを形成する工程と、前記サイドウォールをマスクとして当該サイドウォールより下のマスク層部分をエッチングし、当該マスク層およびサイドウォールをマスクとして前記半導体基板をエッチングし、当該半導体基板の表面に溝(トレンチ)を形成する工程と、全面に絶縁物を堆積して前記溝を埋め込む工程と、前記マスク層および前記半導体基板の主面より上方の前記絶縁物を除去する工程とを有する半導体装置の製造方法。

IPC (2件)：

H01L 21/76 ,  H01L 21/318

FI (2件)：

H01L 21/76 L ,  H01L 21/318 B

Fターム (25件)：

5F032AA35 ,  5F032AA44 ,  5F032AA47 ,  5F032AA67 ,  5F032AA77 ,  5F032AA79 ,  5F032CA17 ,  5F032DA02 ,  5F032DA04 ,  5F032DA23 ,  5F032DA25 ,  5F032DA28 ,  5F032DA30 ,  5F032DA33 ,  5F032DA53 ,  5F058BA20 ,  5F058BD01 ,  5F058BD04 ,  5F058BD10 ,  5F058BF03 ,  5F058BF25 ,  5F058BF29 ,  5F058BF62 ,  5F058BH12 ,  5F058BJ01