特許
J-GLOBAL ID:200903078294650517
半導体装置
発明者:
出願人/特許権者:
代理人 (3件):
岩橋 文雄
, 坂口 智康
, 内藤 浩樹
公報種別:公開公報
出願番号(国際出願番号):特願2003-325840
公開番号(公開出願番号):特開2005-093762
出願日: 2003年09月18日
公開日(公表日): 2005年04月07日
要約:
【課題】ドライバICとパワートランジスタがモノリシックに形成された半導体装置において、入力信号におけるノイズの発生を防止し、安定した入力波形を供給できる半導体装置を提供することを目的とする。【解決手段】本発明の半導体装置は、プリドライバ7と、プリドライバ7の基準電位より高いフローティング電位を基準電位としたプリドライバ6と、プリドライバ7の基準電位端子およびプリドライバ6の基準電位端子にそれぞれ接続されたパワートランジスタ4およびパワートランジスタ3と、プリドライバ7の基準電位を基準とした入力信号から、パワートランジスタ4およびパワートランジスタ3の制御端子に入力される制御信号を生成するドライバIC2と、が同一パッケージに組み込まれ、ドライバIC2とパワートランジスタ4の基準電位端子とは前記パッケージ内で接続されないことを特徴とする。【選択図】図1
請求項(抜粋):
第一の制御電源と、前記第一の制御電源の基準電位より高いフローティング電位を基準電位とした第二の制御電源と、前記第一の制御電源の基準電位端子および前記第二の制御電源の基準電位端子にそれぞれ接続された第一のパワートランジスタおよび第二のパワートランジスタと、前記第一の制御電源の基準電位を基準とした入力信号から、前記第一のパワートランジスタおよび前記第二のパワートランジスタの制御端子に入力される制御信号を生成する制御回路と、が同一パッケージに組み込まれ、
前記制御回路と前記第一のパワートランジスタの基準電位端子とは前記パッケージ内で接続されないことを特徴とした半導体装置。
IPC (6件):
H01L25/07
, G09G3/20
, G09G3/28
, H01L21/822
, H01L25/18
, H01L27/04
FI (8件):
H01L25/04 C
, G09G3/20 621M
, G09G3/20 624P
, G09G3/20 670L
, G09G3/20 680G
, G09G3/28 H
, G09G3/28 K
, H01L27/04 H
Fターム (31件):
5C080AA05
, 5C080BB05
, 5C080DD19
, 5C080DD20
, 5C080DD25
, 5C080EE29
, 5C080FF12
, 5C080HH02
, 5C080HH04
, 5C080HH05
, 5C080JJ02
, 5C080JJ03
, 5C080JJ04
, 5C080JJ06
, 5C580AA01
, 5C580AA02
, 5C580BA03
, 5C580BB01
, 5C580BB21
, 5C580BB27
, 5C580BB28
, 5C580FA01
, 5C580FA04
, 5F038AZ08
, 5F038BE07
, 5F038BH01
, 5F038BH16
, 5F038BH19
, 5F038CA08
, 5F038EZ07
, 5F038EZ20
引用特許:
前のページに戻る