特許
J-GLOBAL ID:200903078318924133

トレンチDRAMセル

発明者:
出願人/特許権者:
代理人 (1件): 合田 潔 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平8-009846
公開番号(公開出願番号):特開平8-241966
出願日: 1996年01月24日
公開日(公表日): 1996年09月17日
要約:
【要約】【課題】 セル面積がわずか4リソグラフィ平方単位の高密度クロス・ポイント折り畳みビット線トレンチDRAMセルを提供する。【解決手段】 アクセス・デバイス(トランジスタ素子)(18、5、6、13)が、トレンチの側面に垂直方向に配置される。好ましい実施形態では、ポリシリコン・スペーサ・ワード線(6、7)を使用する。浅いトレンチ(16)の深さを深くすることによって、セル面積を大きくせずにワード線の幅を広げることができる。この結果、ワード線のRC時定数が小さくなるため、セルのアクセスがより高速になる。記憶ノードならびにアクセス・デバイスへの拡散接点(13)がトレンチの一方の側面に配置され、特にスケーリングによる隣り合ったノード間の相互作用を最小限に抑える。
請求項(抜粋):
基板と、基板内にあって、誘電材料で被覆され、ポリシリコンで部分的に充填され、前記ポリシリコンの上面が絶縁キャップで覆われ、前記ポリシリコンの一部分が前記誘電材料を貫いて突出し前記基板と接触するトレンチと、前記トレンチの壁面に沿って前記絶縁キャップの上に配置された第1対のワード線と、前記基板の表面に近接し、かつ前記ポリシリコンの前記一部分が突出している前記トレンチの壁面に隣接する第1の拡散領域と、前記トレンチの壁面に沿って基板内に配置され、前記ポリシリコンの前記突出している部分と第1の拡散領域とを結合するゲートとを含むトレンチDRAMセル。
IPC (4件):
H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822
FI (3件):
H01L 27/10 671 A ,  H01L 27/04 C ,  H01L 27/10 625 A
引用特許:
審査官引用 (2件)
  • 特開昭63-308370
  • 特開昭63-187661

前のページに戻る