特許
J-GLOBAL ID：200903078360373570
ソフトウェア設計仕様の検証充分性評価方式
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
武 顕次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平4-133773
公開番号（公開出願番号）：特開平5-324403
出願日： 1992年05月26日
公開日（公表日）： 1993年12月07日
要約：
【要約】【目的】 設計段階で作成した設計仕様書を解析し、模擬実行して、設計仕様の網羅度を算出することにより、設計仕様が妥当であるか否かを検証評価する。【構成】 リアルタイム制御のソフトウェアの設計仕様の検証充分性を評価する機構は、状態遷移表、タスク仕様書等の設計仕様を、画面より模擬実行の開始トリガとして発生させる部分6、7と、設計仕様の内容に従い状態の遷移及び、実行を模擬する部分9と、その結果を解析して設計仕様の網羅度を算出する部分12と、算出結果を仕様書上に表示/出力する部分13とにより構成される。【効果】 設計段階での設計仕様に対して、網羅度で検証充分性評価を行うことにより、設計仕様の確認の効率化と確認漏れの防止が可能となり、この結果、設計工程での開発効率の向上、設計段階で不良の早期発見を図ることができる。
請求項（抜粋）：
リアルタイム制御ソフトウェアの妥当性を検証するソフトウェア設計仕様の検証充分性評価方式において、設計工程で作成される状態遷移表とタスクの設計情報とから、設計仕様の内容に従い状態の遷移及びタスクの実行を模擬する手段と、その結果の情報を解析して設計仕様の網羅度を算出する手段とを備えて構成されることを特徴とするソフトウェア設計仕様の検証充分性評価方式。
IPC (2件)：
G06F 11/28 340
, G06F 9/06 440
