特許
J-GLOBAL ID：200903078366024004
プログラムバイナリに対する最小デルタジェネレータ
発明者：
,
出願人/特許権者：
代理人 (1件)：
谷 義一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-349299
公開番号（公開出願番号）：特開2002-169702
出願日： 2001年11月14日
公開日（公表日）： 2002年06月14日
要約：
【要約】【課題】 少なくとも2つのプログラムバイナリ間で最小限のデルタを生成する技術を提供する。【解決手段】 本発明の一実施形態では、バイナリフォーマットのソースプログラム(S)と、バイナリ形式のターゲットプログラム(T)が提供される。それぞれの制御フローグラフ(CFG)を構築する。SのCFGとTのCFGとの共通ブロックをマッチングする。ブロックは、それらの内容およびそれらの局所近傍(例えばd近傍)に基づいてマッチングする。さらに、ブロックを公正に比較できるように、レジスタ名の変更の問題を解決する。本発明のこの実施形態は中間出力を生み出すが、これはマッチしないブロックの内容である。マッチしないブロックをSにマージするためのエッジ編集操作のセットを生み出す。マッチしないブロックと編集操作とを組み合わせたものがデルタである。
請求項（抜粋）：
第1のプログラムバイナリと第2のプログラムバイナリとの間でデルタを生成する方法であって、第1のバイナリの第1の制御フローグラフ(CFG)表現と、第2のバイナリの第2のCFG表現とを得るステップと、前記第1のCFG表現と前記第2のCFG表現とを比較して、前記第1のCFG表現中および前記第2のCFG表現中でマッチするブロック(公称でマッチするブロック)を識別し、それにより、前記第1のCFG表現中でマッチしない前記第2のCFG表現中のブロック(公称でマッチしないブロック)を識別するステップと、前記第1のCFG表現が前記第2のCFG表現とほぼ同一になるように、前記マッチしないブロックを前記第1のCFG表現にマージする編集操作を決定するステップと、前記マッチしないブロックと前記編集操作とを含むデルタを作成するステップとを備えることを特徴とする方法。
Fターム (1件)：
引用特許：
前のページに戻る
