特許

J-GLOBAL ID：200903078370558790

複合チップ素子及びその製造方法

発明者： 安彦 泰介 ,  田宮 祐一 ,  佐藤 勝文 ,  会津 行
出願人/特許権者： ティーディーケイ株式会社
代理人 (1件)： 三澤 正義
公報種別：公開公報
出願番号（国際出願番号）：特願平3-340699
公開番号（公開出願番号）：特開平5-175088
出願日： 1991年12月24日
公開日（公表日）： 1993年07月13日
要約：

【要約】【目的】 複合チップ素子に形成する複数の端子電極を精度良く形成するようにする。【構成】 複数個のチップ素子4を各間隔Lを一定に保つように保持機構10によって一体に保持した状態で、各チップ素子4の一辺4Aの隅4a,4b及び他辺4Bの隅4c,4dに導電性ペースト17を付着する。各チップ素子4を導電性ペースト17の上方に配置した状態で、必要な場合のみ導電性ペースト17を付着すれば良いので、導電性ペースト17の不要な位置への付着を防止して、各端子電極5A乃至5Dの寸法を精度良く形成することができる。

請求項（抜粋）：

方形状の第1及び第2の誘電体基板と、該第1の誘電体基板の表面に互いに絶縁されて設けられ各々一端が隅部まで延長した第1の導電層及び第2の導電層と、前記第2の誘電体基板の表面に互いに絶縁されて設けられ各々一端が隅部まで延長した第3の導電層及び第4の導電層とから成り、該第1と第2の誘電体基板とが交互に積層されて方形状のチップ素子が形成され、このチップ素子の四隅に各々前記第1の導電層乃至第4の導電層に導通する第1乃至第4の端子電極が設けられたことを特徴とする複合チップ素子。

IPC (6件)：

H01G 13/00 391 ,  H01G 4/12 352 ,  H01G 4/12 364 ,  H01G 4/30 301 ,  H01G 4/30 ,  H01G 4/30 311

引用特許：

審査官引用 (4件)

• 特開昭61-105828
  
• 特開昭61-027617
  
• 特開昭58-119623
  
• 特開平2-016709