特許

J-GLOBAL ID：200903078384411708

半導体記憶装置

発明者： 尾方 真弘
出願人/特許権者： 株式会社日立製作所 ,  日立超エル・エス・アイ・エンジニアリング株式会社
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平6-097079
公開番号（公開出願番号）：特開平7-307090
出願日： 1994年05月11日
公開日（公表日）： 1995年11月21日
要約：

【要約】【目的】 複数系統のアクセスパスとの併用によって高速サイクルに対応できる新しいパイプライン方式による同期式の半導体記憶装置を提供する。【構成】 システムクロック信号に同期して内部の制御を行うシンクロナスDRAMであって、1つのメモリアレイM-ARYに対して互いに独立して動作できるアクセスパスを2系統持ち、これに対応して(S),(F)の2組のカラムアドレスデコーダC-ADCR、カラムアドレスラッチ回路C-ALAT、データライトアンプDWAMP、データリードアンプDRAMPおよびデータラッチ回路DLATのカラム系処理回路が設けられ、さらにカラムアドレスバッファC-ADB、データマルチプレクサDMPX、データ入力バッファDIB、データ出力バッファDOBおよび制御回路/タイミング発生回路CONT/TG、ロウアドレスデコーダR-ADCRに対応するロウ系処理回路から構成されている。

請求項（抜粋）：

システムクロック信号に同期して内部の制御を行う同期式の半導体記憶装置であって、1つのメモリアレイに対して複数のアドレスデコーダを有し、該複数のアドレスデコーダに対応して前記システムクロック信号から分周された内部信号を用いて互いに独立して動作できるアクセスパスを複数系統持つことを特徴とする半導体記憶装置。