特許

J-GLOBAL ID：200903078390816043

半導体装置及びその製造方法

発明者： 大内 和也 ,  水島 一郎
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-304010
公開番号（公開出願番号）：特開2003-109969
出願日： 2001年09月28日
公開日（公表日）： 2003年04月11日
要約：

【要約】【課題】 一定の深さを有する接合を再現性よく形成する。【解決手段】 半導体基板11の表面領域に、所定の加速電圧、所定のドーズ量で、ゲルマニウムイオン14Aをイオン注入する。その結果、半導体基板11の表面領域には、所定の深さのアモルファス層15Aが形成される。この後、ダウンフローエッチングにより、アモルファス層15Aを半導体基板(結晶層)に対して選択的にエッチングする。この時のエッチング量の制御は、アモルファス層15Aなしに、単に、半導体基板11をエッチングする場合に比べ、正確かつ容易となる。このエッチングにより形成された半導体基板11の窪み内に不純物を含む半導体層を満たせば、浅い接合を再現性よく形成できる。

請求項（抜粋）：

半導体基板と、前記半導体基板の表面領域に形成されるMISFETとを具備し、前記MISFETのソース・ドレイン領域のエクステンション部のpn接合の界面にゲルマニウムが含まれていることを特徴とする半導体装置。

IPC (7件)：

H01L 21/336 ,  H01L 21/265 ,  H01L 21/8234 ,  H01L 21/8238 ,  H01L 27/088 ,  H01L 27/092 ,  H01L 29/78

FI (5件)：

H01L 29/78 301 L ,  H01L 21/265 Q ,  H01L 21/265 W ,  H01L 27/08 102 B ,  H01L 27/08 321 E

Fターム (44件)：

5F048AA01 ,  5F048AB03 ,  5F048AC01 ,  5F048AC03 ,  5F048BA01 ,  5F048BB05 ,  5F048BB08 ,  5F048BB12 ,  5F048BC06 ,  5F048BC19 ,  5F048BG14 ,  5F048DA23 ,  5F140AA13 ,  5F140AB03 ,  5F140BA01 ,  5F140BE07 ,  5F140BF04 ,  5F140BF11 ,  5F140BF18 ,  5F140BG08 ,  5F140BG34 ,  5F140BG38 ,  5F140BG45 ,  5F140BG51 ,  5F140BG53 ,  5F140BH06 ,  5F140BH13 ,  5F140BH14 ,  5F140BH15 ,  5F140BH22 ,  5F140BH30 ,  5F140BJ01 ,  5F140BJ08 ,  5F140BK02 ,  5F140BK09 ,  5F140BK10 ,  5F140BK11 ,  5F140BK13 ,  5F140BK18 ,  5F140BK21 ,  5F140BK34 ,  5F140BK39 ,  5F140CB04 ,  5F140CF04