絶縁ゲート型半導体装置

発明者：
出願人/特許権者：
代理人 (1件)：長門侃二
公報種別：公開公報
出願番号（国際出願番号）：特願2000-124133
公開番号（公開出願番号）：特開2001-308196
出願日： 2000年04月25日
公開日（公表日）： 2001年11月02日
要約：

【要約】【課題】 GaN系の化合物半導体を用いて、高耐圧で耐雑音性に優れた絶縁ゲート型半導体装置を実現する。【解決手段】 n--GaN層3(第1の半導体層)にp-GaN層4(第2の半導体層)を埋め込み形成し、このp-GaN層4にソース領域をなすと共に、p-GaN層4に形成されるチャネル領域の長さLを規定する為のn+-GaN層5(第3の半導体層)を埋め込み形成する。またドレイン領域をなすn+-GaN層6(第4の半導体層)を、前記p-GaN層4から離反させてn--GaN層3に埋め込み形成してGaN系の絶縁ゲート構造をなす半導体装置を実現する。そしてこのGaN系の絶縁ゲート構造をなす半導体層の、n+-GaN層5とn+-GaN層6との間に、ゲート・ソース間に並列接続されるpn接合ダイオード10を形成する。

請求項（抜粋）：

低不純物濃度のGaN系半導体からなる第1の半導体層と、この第1の半導体層とは逆導電性の高不純物濃度のGaN系半導体からなり、上記第1の半導体層に埋め込み形成された第2の半導体層と、前記第1の半導体層と同導電性の高不純物濃度のGaN系半導体からなり、前記第2の半導体層に埋め込み形成されてソース領域をなすと共に、前記第2の半導体に形成されるチャネル領域の長さを規定する第3の半導体層と、前記第1の半導体層と同導電性の高不純物濃度のGaN系半導体からなり、前記第2の半導体層から離反して第1の半導体層に埋め込み形成されて、若しくは前記第1の半導体層の裏面に設けられて前記ドレイン領域を形成してなる第4の半導体層とを備えてGaN系の絶縁ゲート構造を形成した半導体装置であって、前記GaN系の絶縁ゲート構造をなす半導体層に、ゲート電極とソース電極との間に並列接続されるpn接合ダイオードを形成してなることを特徴とする絶縁ゲート型半導体装置。

IPC (7件)：

H01L 21/8234 , H01L 27/06 , H01L 27/04 , H01L 21/822 , H01L 29/78 , H01L 29/78 652 , H01L 29/78 657

FI (10件)：

H01L 29/78 652 B , H01L 29/78 652 T , H01L 29/78 657 A , H01L 27/06 102 A , H01L 27/04 H , H01L 29/78 301 S , H01L 29/78 301 B , H01L 29/78 301 V , H01L 29/78 301 W , H01L 29/78 301 K

Fターム (34件)：

5F038AV04 , 5F038AV06 , 5F038BH01 , 5F038BH15 , 5F038BH19 , 5F038EZ02 , 5F038EZ20 , 5F040DA00 , 5F040DA23 , 5F040DB01 , 5F040DB06 , 5F040DC00 , 5F040DC01 , 5F040DC02 , 5F040DC03 , 5F040DC04 , 5F040EB01 , 5F040EB13 , 5F040EE02 , 5F040EE04 , 5F040EF18 , 5F040FC14 , 5F048AA05 , 5F048AA07 , 5F048AB10 , 5F048AC06 , 5F048AC10 , 5F048BA03 , 5F048BA15 , 5F048BB20 , 5F048BC03 , 5F048BC05 , 5F048BC07 , 5F048BD06

引用特許：

審査官引用 (7件)

GaN系絶縁ゲート型トランジスタ及びその形成方法
公報種別：公開公報出願番号：特願平9-327632 出願人：古河電気工業株式会社
GaN-AlNをベース材料とする高電圧半導体装置の製造方法及び製造された半導体装置
公報種別：公表公報出願番号：特願平9-524138 出願人：フィリップスエレクトロニクスネムローゼフェンノートシャップ
MIS型電界効果トランジスタ
公報種別：公開公報出願番号：特願平8-330777 出願人：古河電気工業株式会社

全件表示

前のページに戻る