特許

J-GLOBAL ID：200903078393795900

分周回路

発明者： 石川 照久
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 柳瀬 睦肇 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-384544
公開番号（公開出願番号）：特開2003-188719
出願日： 2001年12月18日
公開日（公表日）： 2003年07月04日
要約：

【要約】【課題】 入力されるクロック信号の分周比を変化させてもクロック信号の遅延時間がほとんど変化しない分周回路を提供する。【解決手段】 この分周回路は、入力クロック信号を分周して複数の分周クロック信号を出力する分周手段1と、分周手段から出力される複数の分周クロック信号の内の1つを選択する第1の選択手段2と、入力クロック信号に基づいて、第1の選択手段によって選択された分周クロック信号を同期化する同期化手段3と、入力クロック信号を所定の期間遅延させて遅延クロック信号を出力する遅延手段4と、同期化手段から出力される分周クロック信号と遅延手段から出力される遅延クロック信号との内の1つを選択する第2の選択手段5とを具備する。

請求項（抜粋）：

入力クロック信号を分周して複数の分周クロック信号を出力する分周手段と、前記分周手段から出力される複数の分周クロック信号の内の1つを選択する第1の選択手段と、入力クロック信号に基づいて、前記第1の選択手段によって選択された分周クロック信号を同期化する同期化手段と、入力クロック信号を所定の期間遅延させて遅延クロック信号を出力する遅延手段と、前記同期化手段から出力される分周クロック信号と前記遅延手段から出力される遅延クロック信号との内の1つを選択する第2の選択手段と、を具備する分周回路。

IPC (2件)：

H03L 7/00 ,  H03K 23/64

FI (2件)：

H03L 7/00 B ,  H03K 23/64 C

Fターム (6件)：

5J106AA03 ,  5J106BB03 ,  5J106CC52 ,  5J106CC58 ,  5J106DD21 ,  5J106KK05