特許

J-GLOBAL ID：200903078408226656

デマルチプレクサ回路

発明者： 富樫 稔 ,  鈴木 正雄
出願人/特許権者： 日本電信電話株式会社
代理人 (1件)： 古谷 史旺
公報種別：公開公報
出願番号（国際出願番号）：特願平3-223154
公開番号（公開出願番号）：特開平5-063672
出願日： 1991年09月03日
公開日（公表日）： 1993年03月12日
要約：

【要約】【目的】 本発明は、時分割多重化された信号を分離するデマルチプレクサ回路(DMUX)に関し、簡単な構成で時分割多重分離されたデータの出力端子位置を制御することができることを目的とする。【構成】 Mビットの時分割多重化信号(Mは2以上の整数)をM個の出力端子に1ビットずつ分離出力する1対Mデマルチプレクサ回路において、1ビットずつ分離出力されたM個のデータのうち、(M-1)個のデータに対して出力信号のクロック周波数で1ビット遅延させる遅延手段と、前記時分割多重化信号の位相と前記出力信号のクロック位相とのずれに応じて、前記M個のデータの出力端子位置を制御するとともに、前記M個のデータのうち対応するデータを前記遅延手段を介して得られた遅延データに置き換えて出力データの位相を調整する制御手段とを備えたことを特徴とする。

請求項（抜粋）：

Mビットの時分割多重化信号(Mは2以上の整数)をM個の出力端子に1ビットずつ分離出力する1対Mデマルチプレクサ回路において、1ビットずつ分離出力されたM個のデータのうち、(M-1)個のデータに対して出力信号のクロック周波数で1ビット遅延させる遅延手段と、前記時分割多重化信号の位相と前記出力信号のクロック位相とのずれに応じて、前記M個のデータの出力端子位置を制御するとともに、前記M個のデータのうち対応するデータを前記遅延手段を介して得られた遅延データに置き換えて出力データの位相を調整する制御手段とを備えたことを特徴とするデマルチプレクサ回路。

IPC (2件)：

H04J 3/04 ,  H04J 3/06

引用特許：

審査官引用 (3件)

• 特開昭61-005641
  
• 特開平3-097329
  
• 特開昭62-269432