特許
J-GLOBAL ID：200903078417663082
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-333236
公開番号（公開出願番号）：特開平6-181311
出願日： 1992年12月14日
公開日（公表日）： 1994年06月28日
要約：
【要約】【目的】450°C以下でCMOS構成の薄膜トランジスタを作製することの可能な素子構造及びその製造方法を提供する。【構成】P型薄膜トランジスタのソース・ドレインとなる層を形成後、チャネル領域となる層を形成し、その後にN型薄膜トランジスタのソース・ドレインとなる層を形成する。ソース・ドレインを形成する方法として選択成膜を用いる。【効果】比較的安価なガラス基板上に実用的な特性を有するCMOS構成の回路を形成することが可能となり、大型で高解像度の液晶表示パネルや大型で高速高解像度の密着型イメージセンサや三次元IC等を低コストで製造できる。
請求項（抜粋）：
絶縁ゲート型半導体装置のチャネル領域がシリコンを主体とする多結晶半導体で形成された半導体装置において、チャンネル領域を含むシリコンを主体とし、ボロン等の不純物をドーピングした多結晶半導体層、ゲート絶縁膜、ゲート電極、該チャネル領域を含むシリコンを主体とする多結晶半導体層の少なくとも一部の領域の下側に第一の導電性を有するソース・ドレイン領域を成す薄膜を少なくとも有し、前記多結晶半導体層の少なくとも一部の領域の上側に第一の導電性と反対の導電性を有するソース・ドレイン領域を成す薄膜を少なくとも有することを特徴とする半導体装置。
FI (2件)：
H01L 29/78 311 C
, H01L 29/78 311 S
