特許
J-GLOBAL ID：200903078443667240
キャパシタの下位電極の製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
秋元 輝雄
公報種別：公開公報
出願番号（国際出願番号）：特願平10-146282
公開番号（公開出願番号）：特開平11-238848
出願日： 1998年05月27日
公開日（公表日）： 1999年08月31日
要約：
【要約】 (修正有)【課題】 従来の組立方法における半球粒状シリコン層のオーバ・エッチングとマイクロ・ブリッジの形成が防止されるキャパシタの下位電極の製造方法を提供する。【解決手段】 第1の導電層40が基板の特定領域との電気的接続を作る開口38に形成される。第1の半球粒状シリコン層42および第2の誘電体層44が第1の導電層40上に形成され、第2の誘電体層44、第1の半球粒状シリコン層42および第1の導電層40はパターニングされる。さらに、第2の導電層46および第2の半球粒状シリコン層48が基板構造の全体上に形成され、第2の半球粒状シリコン層48および第2の導電層46の、酸化層36および第2の誘電体層44上の部分が除去されて、第2の誘電体層44が除去されて第1の半球粒状シリコン層42が露出する。
請求項（抜粋）：
半導体基板を提供する工程と、前記基板上に第1の誘電体層を形成する工程と、前記第1の誘電体層上にシリコン窒化層を形成する工程と、前記シリコン窒化層上に酸化層を形成する工程と、前記酸化層、前記シリコン窒化層および前記第1の誘電体層をパターニングして、半導体基板の特定領域を露出させるコンタクト開口を形成する工程と、第1の導電層を前記酸化層の上および前記コンタクト開口の中に積層して、前記基板の前記特定領域との電気的接続を形成する工程と、前記第1の導電層上に第1の半球粒状シリコン層を形成する工程と、前記第1の半球粒状シリコン層に第2の誘電体層を形成する工程と、前記第2の誘電体層、前記第1の半球粒状シリコン層および前記第1の導電層をパターニングして、前記酸化層の部分を露出させる工程と、前記第2の誘電体層、前記第1の導電層および前記酸化層の上に第2の導電層を形成する工程と、前記第2の導電層の上に第2の半球粒状シリコン層を形成する工程と、前記第2の導電層および前記第2の半球粒状シリコン層の、前記酸化層および前記第2の誘電体層上に位置する部分を除去して前記酸化層および前記第2の誘電体層を露出させ、前記第2の導電層および前記第2の半球粒状シリコン層の一部を前記第2の誘電体層および前記第1の導電層に固着して残存させる工程と、前記第2の誘電体層および前記酸化層を除去する工程とを備えることを特徴とする、キャパシタの下位電極の形成方法。
IPC (2件)：
前のページに戻る
