特許

J-GLOBAL ID：200903078456878479

MOS電界効果トランジスタとその製造方法

発明者： 金谷 康弘
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 岡田 敬
公報種別：公開公報
出願番号（国際出願番号）：特願平7-146107
公開番号（公開出願番号）：特開平8-340108
出願日： 1995年06月13日
公開日（公表日）： 1996年12月24日
要約：

【要約】【目的】 パンチスルー防止用拡散層を有するMOS電界効果トランジスタにおいて、接合容量を低減しトランジスタの動作を高速化する。【構成】N+型のソース拡散層(19)及びドレイン拡散層(20)の下に隣接して、接合容量低減用のN-型拡散層(21)を形成した。

請求項（抜粋）：

一導電型の半導体基板上に形成されたゲート酸化膜と、前記ゲート酸化膜上に形成されたゲート電極と、前記ゲート電極の両端に整合するように前記半導体基板表面に形成された低濃度ソースドレイン拡散層と、前記低濃度ソースドレイン拡散層の下に隣接して形成された一導電型のパンチスルー防止用拡散層と、前記ゲート電極の両側の側壁に形成されたスペーサ膜と、前記スペーサ膜の端に整合するように前記半導体基板表面に形成された高濃度ソースドレイン拡散層と、前記高濃度ソースドレイン拡散層の下に隣接して形成された逆導電型の低濃度拡散層とを有し、前記低濃度拡散層により高濃度ソースドレイン拡散層と前記基板間の接合容量を低減したことを特徴とするMOS電界効果トランジスタ。

IPC (3件)：

H01L 29/78 ,  H01L 21/265 ,  H01L 21/336

FI (3件)：

H01L 29/78 301 S ,  H01L 21/265 W ,  H01L 29/78 301 P