特許
J-GLOBAL ID：200903078463101102
メモリ・アドレス回路を備えた逆トランスポート・プロセッサ
発明者：
,
出願人/特許権者：
代理人 (1件)：
谷 義一 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-097220
公開番号（公開出願番号）：特開平7-297855
出願日： 1995年04月21日
公開日（公表日）： 1995年11月10日
要約：
【要約】【目的】 TDMパケット信号TV受信装置用の逆トランスポート・プロセッサ・システムを提供することを目的としている。【構成】 それぞれのコンポーネント・ペイロードとマイクロプロセッサによって生成されたデータは、関連のメモリ・アドレスがアドレス・マルチプレクサ(17)によってメモリ・アドレス入力ポートに入力されると、共通バッファ・メモリのそれぞれのブロックにストアされる。暗号解読デバイス(16)を含んでいて、パケット固有の暗号解読キーに従ってペイロード・データを暗号解読する。検出器(15)で資格データを含んでいるペイロードを検出する。メモリ・データ出力ポートは、それぞれのプログラム・コンポーネント・プロセッサ(21〜24)と相互接続されたバスに結合されている。到来プログラム・データの紛失が防止され、すべてのコンポーネント・プロセッサがサービスを受けることが保証される。
請求項（抜粋）：
時分割多重化パケット化信号プログラム・コンポーネントであって、それぞれのパケットがプログラム・コンポーネント・ペイロードと、識別子であるSCIDを収めているヘッダとを含んでいるものを処理する装置であり、該装置は、前記時分割多重化パケット化信号のソースと、共通バッファ・メモリと、それぞれの入力ポートが前記共通バッファ・メモリのデータ出力ポートに結合されている複数のプログラム・コンポーネント処理装置と、前記ソースに結合されていて、あらかじめ決めた複数のSCIDの1つによってそれぞれが識別されているパケットを検出するSCID検出器と、前記あらかじめ決めた複数のSCIDによって識別されたパケットのそれぞれのペイロードを、該共通バッファ・メモリのデータ入力ポートに入力する手段と、該あらかじめ決めた複数のSCIDのそれぞれが検出されると、それに応答してそれぞれのプログラム・コンポーネント・ペイロードを該共通バッファ・メモリのそれぞれのブロックにストアするための書込みアドレスを生成し、前記複数のプログラム・コンポーネント処理装置からデータ要求を受けると、それに応答して対応するプログラム・コンポーネント・ペイロードを該共通バッファ・メモリの前記それぞれのブロックから読み取って要求側処理装置へ送るアドレシング回路とを備えていることを特徴とする装置。
IPC (3件)：
H04L 12/56
, H04N 7/30
, H04N 7/169
H04L 11/20 102 F
, H04N 7/133 Z
, H04N 7/167 A
