特許
J-GLOBAL ID:200903078466514211
半導体装置の製造方法およびその設計方法ならびに半導体装置
発明者:
,
,
出願人/特許権者:
代理人 (1件):
筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願平10-097350
公開番号(公開出願番号):特開平11-297817
出願日: 1998年04月09日
公開日(公表日): 1999年10月29日
要約:
【要約】【課題】 配線層内の孤立パターンのパターニングを良好にし、第1および第2接続孔の位置が一致する貫通スルーホールの場合の接続信頼性を向上する。【解決手段】 第1層配線13の下層に形成される接続部材と上層に形成される接続部材の位置が一致する座標の第1層配線13の部分である貫通スルーホール部配線13bの周辺に、ダミー配線14を配置する。ダミー配線14の個々の形状は第1層配線13の幅を一辺とする正方形とし、ダミー配線14が配置されるピッチは、第1層配線13のピッチと同じにする。
請求項(抜粋):
(a)半導体基板の主面に半導体素子を形成し、または、さらに第(N-1)層配線を形成する工程、(b)前記半導体素子または第(N-1)層配線を覆う第1層間絶縁膜を形成し、前記半導体素子を構成する前記半導体基板の不純物半導体領域または第(N-1)層配線に接続するための接続孔を前記第1層間絶縁膜に開口し、前記接続孔内に前記不純物半導体領域または第(N-1)層配線に電気的に接続される第1接続部材を形成する工程、(c)前記第1層間絶縁膜および第1接続部材上に、前記第1接続部材に電気的に接続される第N層配線を形成する工程、(d)前記第N層配線を覆う第2層間絶縁膜を形成し、前記第N層配線に接続するための接続孔を前記第2層間絶縁膜に開口し、前記接続孔内に前記第N層配線に電気的に接続される第2接続部材を形成する工程、を含む半導体装置の製造方法であって、前記(c)工程において、前記第1接続部材と前記第2接続部材とが前記半導体基板に平行な平面内においてほぼ同一位置に形成される場合における、その第1および第2接続部材間に形成されることとなる前記第N層配線の部分(貫通スルーホール部)の周辺には、前記第N層配線とともにダミー配線が形成されることを特徴とする半導体装置の製造方法。
前のページに戻る