クロック信号生成装置

発明者： ,
出願人/特許権者：
代理人 (1件)：高田守 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-001063
公開番号（公開出願番号）：特開平8-191237
出願日： 1995年01月09日
公開日（公表日）： 1996年07月23日
要約：

【要約】 (修正有)【目的】高速なクロック信号を必要とする装置に同期化された高速なクロック信号を生成供給する。【構成】基準クロック信号を発生する基準発振器1と、位相比較器11a,11fとフィルタ11dと電圧制御型発振器11eで構成されるPLL回路11と、このPLL回路11の出力を、クロック信号の供給を受ける第1の被クロック信号供給装置に伝送する第1の伝送線路12と、この第1の伝送線路12の出力端を入力端とし且つ第1の伝送線路12と線長の等しい第2の伝送線路13を備え、PLL回路11には基準発振器11の出力を入力とする第1及び第2の位相比較器11a,11fと、電圧制御型発振器11eの出力を他の入力とする前記第1の位相比較器11aの出力と前記第2の伝送線路13の出力を他の入力とする前記第2の位相比較器11fの出力との加算平均をとるバッファ増幅器11cとを設ける。

請求項（抜粋）：

基準クロック信号を発生する基準発振器と、位相比較器とフィルタと電圧制御型発振器で構成されるPLL回路と、このPLL回路の出力を、クロック信号の供給を受ける第1の被クロック信号供給装置に伝送する第1の伝送線路と、この第1の伝送線路の出力端を入力端とし且つ第1の伝送線路と線長の等しい第2の伝送線路と、を備え、前記PLL回路は前記基準発振器の出力を入力とする第1及び第2の位相比較器と、前記電圧制御型発振器の出力を他の入力とする前記第1の位相比較器の出力と前記第2の伝送線路の出力を他の入力とする前記第2の位相比較器の出力との加算平均をとるバッファ増幅器と、を備えて、前記基準発振器が発生する基準クロック信号と前記第1の被クロック信号供給装置の入力端でのクロック信号との位相揃えを行うことを特徴とするクロック信号生成装置。

IPC (5件)：

H03K 5/135 , G06F 1/10 , H03K 5/00 , H03L 7/087 , H03L 7/08

FI (4件)：

G06F 1/04 330 A , H03K 5/00 V , H03L 7/08 P , H03L 7/08 H

前のページに戻る