特許

J-GLOBAL ID：200903078490793474

メモリ回路

発明者： 河合 博之 ,  尾崎 正一
出願人/特許権者： 東芝マイクロエレクトロニクス株式会社 ,  株式会社東芝
代理人 (1件)： 三好 秀和 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-253321
公開番号（公開出願番号）：特開2001-076489
出願日： 1999年09月07日
公開日（公表日）： 2001年03月23日
要約：

【要約】【課題】 この発明は、低消費電力、もしくは低消費電力動作又は高速動作が選択可能なメモリ回路を提供することを課題とする。【解決手段】 この発明は、データ記憶領域の複数のバンクB1〜B4において、データの読み出しが行われたバンクでのみ、プリチャージデコーダ4から選択的に与えられるプリチャージ信号に基づいてプリチャージが行われるように構成される。

請求項（抜粋）：

情報が記憶される記憶領域が複数のバンクに分割され、前記それぞれのバンクからビット線に読み出された記憶情報をカラムセレクタにより択一的に選択し、選択した記憶情報をセンスアンプにより増幅して出力するメモリ回路において、アドレス信号の一部に基づいて、記憶情報が出力された前記バンクにのみ選択的にプリチャージ信号を供給し、記憶情報が出力された前記バンクにおけるビット線のプリチャージを開始させるプリチャージデコーダを有することを特徴とするメモリ回路。

FI (2件)：

G11C 11/34 M ,  G11C 11/34 301 E

Fターム (5件)：

5B015JJ03 ,  5B015JJ21 ,  5B015KA33 ,  5B015MM09 ,  5B015PP01