半導体メモリ装置

発明者： ,
出願人/特許権者：
代理人 (1件)：佐藤一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-222826
公開番号（公開出願番号）：特開平6-068700
出願日： 1992年08月21日
公開日（公表日）： 1994年03月11日
要約：

【要約】【構成】テスト信号?@によりテストモードにし、セルアレイ1へのパターンをバッファ9より入力し、テスト回路13から誤り訂正データ生成回路10の出力ではなくバッファ9からの情報データの上位4ビットを誤り訂正データ記憶領域3向けに出力する。また、テスト信号?Aによりテストモードにし、テスト回路14から、誤り検査訂正回路12の出力そのままではなく、その上位4ビットを誤り訂正データ記憶領域3からの4ビットP0 〜P3 に置換えて出力する。【効果】 1書込みサイクルで1ワード分全体に任意のパターンを書込めるため、テスト時間の大幅短縮を図れる。セルアレイの誤り訂正データを読出せるため、テスト体系の簡単化、性能評価の容易化が可能となる。

請求項（抜粋）：

1ワードが情報データ記憶セルと誤り訂正データ記憶セルとで構成されたメモリの配列からなるメモリセルアレイと、データの外部入力を担う入力手段と、該入力手段からの書込み情報データに関する誤り訂正データを付帯書込みデータとして生成する誤り訂正データ生成手段と、前記情報データ記憶セル向けのデータと前記誤り訂正データ記憶セル向けのデータとを前記メモリセルアレイにおける指定書込みアドレスにストアする書込み手段と、該誤り訂正データ生成手段からのデータを第1の入力系統で受け、かつ前記入力手段からのデータを第2の入力系統で受け、書込み用テスト信号の状態に応じて選択的に前記第1、第2の入力系統のデータを前記誤り訂正データ記憶領域セル向けのデータとして前記書込み手段に与える書込みデータ選定手段とを備えている半導体メモリ装置。

IPC (2件)：

G11C 29/00 303 , G11C 29/00 302

引用特許：

審査官引用 (4件)

特開平1-223700
特開平1-260699
特開昭62-299000

全件表示

前のページに戻る