特許

J-GLOBAL ID：200903078506059059

半導体装置の製造方法

発明者： 菅野 幸保
出願人/特許権者： ソニー株式会社
代理人 (1件)： 山口 邦夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-346899
公開番号（公開出願番号）：特開平6-196570
出願日： 1992年12月25日
公開日（公表日）： 1994年07月15日
要約：

【要約】【目的】Al等の配線が均一な膜厚を有するように平坦することのできる構造を有する半導体装置の製造方法を提供する。【構成】半導体基板1上または上方に層間絶縁膜2を形成する工程と、配線形成領域のうち広い配線形成領域内において島状に上記層間絶縁膜2の一部を研磨ストッパー12として残存するように、前記層間絶縁膜2をパターニングし溝部4を形成する工程と、コンタクトホール部8を形成する工程と、上記半導体基板1上方全面にTi膜9およびAl-Si膜10を形成する工程と、上記Al-Si膜10およびTi膜9を研磨し、上記溝部4およびコンタクトホール部8に平坦なTi膜9aとAl-Si膜10aからなる金属配線を形成する工程とを含む。

請求項（抜粋）：

半導体基板上または上方に形成され、溝を有する第1材料膜と、該第1材料膜の溝部に平坦に埋め込まれた第2材料膜とを有する半導体装置の製造方法において、前記半導体基板上または上方に第1材料膜を形成する工程と、所定の前記溝部内において前記第1材料膜の一部を島状に、研磨ストッパーとして残存するように、前記第1材料膜をパターニングし前記溝部を形成する工程と、前記半導体基板上方全面に第2材料膜を形成する工程と、前記第2材料膜を研磨し平坦化する工程とを、含むことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/90 ,  H01L 21/304 321 ,  H01L 21/3205

FI (2件)：

H01L 21/88 N ,  H01L 21/88 K

引用特許：

審査官引用 (4件)

• 特開平2-028925
  
• 特開平4-264728
  
• 特開平4-229638
  
• 特開昭63-244858