特許
J-GLOBAL ID：200903078507721758
利得制御回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
役 昌明 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-310043
公開番号（公開出願番号）：特開平5-121907
出願日： 1991年10月30日
公開日（公表日）： 1993年05月18日
要約：
【要約】【目的】 入出力インピーダンスが一定であるとともに所定の周波数帯域内における周波数振幅特性が平坦である利得制御回路を得ること。【構成】 印加電圧によってその抵抗値が変化する1つ以上の可変抵抗素子1〜3をπ形に接続した可変減衰型の利得制御回路において、可変抵抗素子に直列または並列に可変容量素子20を接続し、可変抵抗素子の抵抗値を制御する電圧によって可変容量素子20の容量を変化させることにより入出力インピーダンスを補償するとともに周波数帯域内における周波数振幅特性を平坦化する。また、入力端から出力端に向かうストリップライン上に直列に接続する可変抵抗素子には、少なくとも2つの可変抵抗素子1、30を並列に接続したもを使用して、挿入損失を低減させる。
請求項（抜粋）：
印加電圧によってその抵抗値が変化する1つ以上の可変抵抗素子を有する利得制御回路において、前記可変抵抗素子に直列または並列に可変容量素子を接続し、前記可変抵抗素子の抵抗値を制御する電圧によって前記可変容量素子の容量を変化させることにより入出力インピーダンスを一定にするとともに周波数帯域内における周波数振幅特性を平坦化することを特徴とする利得制御回路。
IPC (2件)：
前のページに戻る
